1 Active Area 主动区（工作区） 主动晶体管（ACTIVE TRANSISTOR）被制造的区域即所谓的主动区（ACTIVE AREA）。在标准之MOS制造过程中ACTIVE AREA是由一层氮化硅光罩即等接氮化硅蚀刻之后的局部场区氧化所形成的，而由于利用到局部场氧化之步骤，所以ACTIVE AREA会受到鸟嘴（BIRD’S BEAK）之影响而比原先之氮化硅光罩所定义的区域来的小，以长0.6UM之场区氧化而言，大概会有0.5UM之BIRD’S BEAK存在，也就是说ACTIVE AREA比原在之氮化硅光罩所定义的区域小0.5UM。
2 ACTONE 丙酮 1. 丙酮是有机溶剂的一种，分子式为CH3COCH3。2. 性质为无色，具刺激性及薄荷臭味之液体。3. 在FAB内之用途，主要在于黄光室内正光阻之清洗、擦拭。4. 对神经中枢具中度麻醉性，对皮肤黏膜具轻微毒性，长期接触会引起皮肤炎，吸入过量之丙酮蒸汽会刺激鼻、眼结膜及咽喉黏膜，甚至引起头痛、恶心、呕吐、目眩、意识不明等。5. 允许浓度1000PPM。
3 ADI 显影后检查 1.定义：After Developing Inspection 之缩写2.目的：检查黄光室制程；光阻覆盖→对准→曝光→显影。发现缺点后，如覆盖不良、显影不良…等即予修改，以维护产品良率、品质。3.方法：利用目检、显微镜为之。
4 AEI 蚀刻后检查 1. 定义：AEI即After Etching Inspection，在蚀刻制程光阻去除前及光阻去除后，分别对产品实施全检或抽样检查。2.目的：2-1提高产品良率，避免不良品外流。2-2达到品质的一致性和制程之重复性。2-3显示制程能力之指针2-4阻止异常扩大，节省成本3.通常AEI检查出来之不良品，非必要时很少作修改，因为重去氧化层或重长氧化层可能造成组件特性改变可靠性变差、缺点密度增加，生产成本增高，以及良率降低之缺点。
5 AIR SHOWER 空气洗尘室 进入洁净室之前，需穿无尘衣，因在外面更衣室之故，无尘衣上沾着尘埃，故进洁净室之前，需经空气喷洗机将尘埃吹掉。
6 ALIGNMENT 对准 1. 定义：利用芯片上的对准键，一般用十字键和光罩上的对准键合对为之。2. 目的：在IC的制造过程中，必须经过6~10次左右的对准、曝光来定义电路图案，对准就是要将层层图案精确地定义显像在芯片上面。3. 方法：A.人眼对准B.用光、电组合代替人眼，即机械式对准。
7 ALLOY/SINTER 熔合 Alloy之目的在使铝与硅基(Silicon Substrate)之接触有Ohmic特性，即电压与电流成线性关系。Alloy也可降低接触的阻值。
8 AL/SI 铝/硅 靶 此为金属溅镀时所使用的一种金属合金材料利用Ar游离的离子，让其撞击此靶的表面，把Al/Si的原子撞击出来，而镀在芯片表面上，一般使用之组成为Al/Si (1%)，将此当作组件与外界导线连接。
9 AL/SI/CU 铝/硅 /铜金属溅镀时所使用的原料名称，通常是称为TARGET，其成分为0.5﹪铜，1﹪硅及98.5﹪铝，一般制程通常是使用99﹪铝1﹪硅，后来为了金属电荷迁移现象（ELEC TROMIGRATION）故渗加0.5﹪铜，以降低金属电荷迁移。
10 ALUMINUN 铝 此为金属溅镀时所使用的一种金属材料，利用Ar游离的离子，让其撞击此种材料做成的靶表面，把Al的原子撞击出来，而镀在芯片表面上，将此当作组件与外界导线之连接。
11 ANGLE LAPPING 角度研磨 Angle Lapping 的目的是为了测量Junction的深度，所作的芯片前处理，这种采用光线干涉测量的方法就称之Angle Lapping。公式为Xj=λ/2 NF即Junction深度等于入射光波长的一半与干涉条纹数之乘积。但渐渐的随着VLSI组件的缩小，准确度及精密度都无法因应。如 SRP(Spreading Resistance Prqbing)也是应用Angle Lapping的方法作前处理，采用的方法是以表面植入浓度与阻值的对应关系求出Junction的深度，精确度远超过入射光干涉法。
12 ANGSTRON 埃 是一个长度单位，其大小为1公尺的百亿分之一，约为人的头发宽度之五十万分之一。此单位常用于IC制程上，表示其层（如SiO2，Poly，SiN….）厚度时用。
13 APCVD（ATMOSPRESSURE） 常压化学气相沉积 APCVD为Atmosphere(大气)，Pressure(压力)，Chemical(化学)，Vapor(气相)及Deposition(沉积)的缩写，也就是说，反应气体（如SiH4(g)，B2H6(g)，和O2(g)）在常压下起化学反应而生成一层固态的生成物（如BPSG）于芯片上。
14 AS75 砷 自然界元素之一；由33个质子，42个中子即75个电子所组成。半导体工业用的砷离子（As＋）可由AsH3气体分解得到。砷是N-TYPE DOPANT 常用作N-场区、空乏区及S/D植入。
15 ASHING，STRIPPING 电浆光阻去除 1. 电浆预处理，系利用电浆方式（Plasma），将芯片表面之光阻加以去除。2. 电浆光阻去除的原理，系利用氧气在电浆中所产生只自由基（Radical）与光阻（高分子的有机物）发生作用，产生挥发性的气体，再由帮浦抽走，达到光阻去除的目的。3. 电浆光组的产生速率通常较酸液光阻去除为慢，但是若产品经过离子植入或电浆蚀刻后，表面之光阻或发生碳化或石墨化等化学作用，整个表面之光阻均已变质，若以硫酸吃光阻，无法将表面已变质之光阻加以去除，故均必须先以电浆光阻去除之方式来做。
16 ASSEMBLY 晶粒封装以树酯或陶瓷材料，将晶粒包在其中，以达到保护晶粒，隔绝环境污染的目的，而此一连串的加工过程，即称为晶粒封装（Assembly）。封装的材料不同，其封装的作法亦不同，本公司几乎都是以树酯材料作晶粒的封装，制程包括：芯片切割→晶粒目检→晶粒上「架」（导线架，即Lead frame）→焊线→模压封装→稳定烘烤（使树酯物性稳定）→切框、弯脚成型→脚沾锡→盖印→完成。以树酯为材料之IC，通常用于消费性产品，如计算机、计算器，而以陶瓷作封装材料之IC，属于高性赖度之组件，通常用于飞弹、火箭等较精密的产品上。
17 BACK GRINDING 晶背研磨 利用研磨机将芯片背面磨薄以便测试包装，着重的是厚度均匀度及背面之干净度。一般6吋芯片之厚度约20mil～30 mil左右，为了便于晶粒封装打线，故需将芯片厚度磨薄至10 mil ～15mil左右。
18 BAKE, SOFT BAKE,HARD BAKE 烘烤，软烤，预烤烘烤（Bake）：在集成电路芯片上的制造过程中，将芯片至于稍高温（60℃～250℃）的烘箱内或热板上均可谓之烘烤，随其目的的不同，可区分微软烤（Soft bake）与预烤（Hard bake）。软烤（Soft bake）：其使用时机是在上完光阻后，主要目的是为了将光阻中的溶剂蒸发去除，并且可增加光阻与芯片之附着力。预烤（Hard bake）：又称为蚀刻前烘烤（pre-etch bake），主要目的为去除水气，增加光阻附着性，尤其在湿蚀刻（wet etching）更为重要，预烤不全长会造成过蚀刻。
19 BF2 二氟化硼 ·一种供做离子植入用之离子。·BF2 ＋是由BF3 ＋气体晶灯丝加热分解成：B10、B11、F19、B10F2、B11F2 。经Extract拉出及质谱磁场分析后而得到。·是一种P-type 离子，通常用作VT植入（闸层）及S/D植入。
20 BOAT 晶舟 Boat原意是单木舟，在半导体IC制造过程中，常需要用一种工具作芯片传送、清洗及加工，这种承载芯片的工具，我们称之为Boat。一般Boat有两种材质，一是石英、另一是铁氟龙。石英Boat用在温度较高（大于300℃）的场合。而铁氟龙Boat则用在传送或酸处理的场合。
21 B.O.E 缓冲蚀刻液 BOE是HF与NH4F依不同比例混合而成。6:1 BOE蚀刻即表示HF：NH4F=1：6的成分混合而成。HF为主要的蚀刻液，NH4F则作为缓冲剂使用。利用NH4F固定〔H＋〕的浓度，使之保持一定的蚀刻率。HF会浸蚀玻璃及任何含硅石的物质，对皮肤有强烈的腐蚀性，不小心被溅到，应用大量水冲洗。
22 BONDING PAD 焊垫焊垫－晶利用以连接金线或铝线的金属层。在晶粒封装（Assembly）的制程中，有一个步骤是作“焊线”，即是用金线（塑料包装体）或铝线（陶瓷包装体）将晶粒的线路与包装体之各个接脚依焊线图（Bonding Diagram）连接在一起，如此一来，晶粒的功能才能有效地应用。由于晶粒上的金属线路的宽度即间隙都非常窄小，（目前SIMC所致的产品约是微米左右的线宽或间隙），而用来连接用的金线或铝线其线径目前由于受到材料的延展性即对金属接线强度要求的限制，祇能做到1.0～1.3mil（25.4～33j 微米）左右，在此情况下，要把二、三十微米的金属线直接连接到金属线路间距只有3微米的晶粒上，一定会造成多条铝线的接桥，故晶粒上的铝路，在其末端皆设计成一个约4mil见方的金属层，此即为焊垫，以作为接线使用。焊垫通常分布再晶粒之四个外围上（以粒封装时的焊线作业），其形状多为正方形，亦有人将第一焊线点作成圆形，以资辨识。焊垫因为要作接线，其上得护层必须蚀刻掉，故可在焊垫上清楚地看到“开窗线”。而晶粒上有时亦可看到大块的金属层，位于晶粒内部而非四周，其上也看不到开窗线，是为电容。
23 BORON 硼自然元素之一。由五个质子及六个中子所组成。所以原子量是11。另外有同位素，是由五个质子及五个中子所组成原子量是10（B10）。自然界中这两种同位素之比例是4：1，可由磁场质谱分析中看出，是一种P-type的离子（B 11＋），用来作场区、井区、VT及S/D植入。
24 BPSG 含硼及磷的硅化物 BPSG乃介于Poly之上、Metal之下，可做为上下两层绝缘之用，加硼、磷主要目的在使回流后的Step较平缓，以防止Metal line溅镀上去后，造成断线。
25 BREAKDOWN VOLTAGE 崩溃电压反向P-N接面组件所加之电压为P接负而N接正，如为此种接法则当所加电压通在某个特定值以下时反向电流很小，而当所加电压值大于此特定值后，反向电流会急遽增加，此特定值也就是吾人所谓的崩溃电压（BREAKDOWN VOLTAGE）一般吾人所定义反向P＋ - N接面之反向电流为1UA时之电压为崩溃电压，在P＋ - N或 N＋-P之接回组件中崩溃电压，随着N（或者P）之浓度之增加而减小。
26 BURN IN 预烧试验 「预烧」（Burn in）为可靠性测试的一种，旨在检验出哪些在使用初期即损坏的产品，而在出货前予以剔除。预烧试验的作法，乃是将组件（产品）至于高温的环境下，加上指定的正向或反向的直流电压，如此残留在晶粒上氧化层与金属层之外来杂质离子或腐蚀性离子将容易游离而使故障模式（Failure Mode）提早显现出来，达到筛选、剔除「早期夭折」产品之目的。预烧试验分为「静态预烧」（Static Burn in）与「动态预烧」（Dynamic Burn in）两种，前者在试验时，只在组件上加上额定的工作电压即消耗额定的功率，而后者除此外并有仿真实际工作情况的讯号输入，故较接近实际状况，也较严格。基本上，每一批产品在出货前，皆须作百分之百的预烧试验，馾由于成本及交货其等因素，有些产品旧祇作抽样（部分）的预烧试验，通过后才出货。另外对于一些我们认为它品质够稳定且够水准的产品，亦可以抽样的方式进行，当然，具有高信赖度的产品，皆须通过百分之百的预烧试验。
27 CAD 计算机辅助设计 CAD：Computer Aided Design计算机辅助设计，此名词所包含的范围很广，可泛称一切计算机为工具，所进行之设计；因此不仅在IC设计上用得到，建筑上之设计，飞机、船体之设计，都可能用到。在以往计算机尚未广泛应用时，设计者必须以有限之记忆、经验来进行设计，可是有了所谓CAD后，我们把一些常用之规则、经验存入计算机后，后面的设计者，变可节省不少从头摸索的工作，如此不仅大幅地提高了设计的准确度，使设计的领域进入另一新天地。
28 CD MEASUREMENT 微距测试 CD: Critical Dimension之简称。通常于某一个层次中，为了控制其最小线距，我们会制作一些代表性之量测图形于晶方中，通常置于晶方之边缘。简言之，微距测量长当作一个重要之制程指针，可代表黄光制程之控制好坏。量测CD之层次通常是对线距控制较重要之层次，如氮化硅、POLY、CONT、MET…等，而目前较常用于测量之图形有品字型，L-BAR等。
29 CH3COOH 醋酸 ACETIC ACID 醋酸澄清、无色液体、有刺激性气味、熔点16.63℃、沸点118℃。与水、酒精、乙醚互溶。可燃。冰醋酸是99.8﹪以上之纯化物，有别于水容易的醋酸食入或吸入纯醋酸有中等的毒性，对皮肤及组织有刺激性，危害性不大，被溅到用水冲洗。
30 CHAMBER 真空室,反应室 专指一密闭的空间，常有特殊的用途：诸如抽真空、气体反应或金属溅度等。针对此特殊空间之种种外在或内在环境：例如外在粒子数（particle）、湿度及内在温度、压力、气体流量、粒子数等加以控制。达到芯片最佳反应条件。
31 CHANNEL 信道当在MOS晶体管的闸极上加上电压（PMOS为负，NMOS为正），则闸极下的电子或电洞会被其电场所吸引或排斥而使闸极下之区域形成一反转层（Inversion Layer），也就是其下之半导体P-type变成N-type Si，N-type变成P-type Si，而与源极和汲极，我们旧称此反转层为“信道”。信道的长度“Channel Length”对MOS组件的参数有着极重要的影响，故我们对POLY CD的控制需要非常谨慎。
32 CHIP ,DIE 晶粒一片芯片（OR晶圆，即Wafer）上有许多相同的方形小单位，这些小单位及称为晶粒。同一芯片上每个晶粒都是相同的构造，具有相同的功能，每个晶粒经包装后，可制成一颗颗我们日常生活中常见的IC，故每一芯片所能制造出的IC数量是很可观的，从几百个到几千个不等。同样地，如果因制造的疏忽而产生的缺点，往往就会波及成百成千个产品。
33 CLT（CARRIER LIFE TIME） 截子生命周期 一、定义少数戴子再温度平均时电子被束缚在原子格内，当外加能量时，电子获得能量，脱离原子格束缚，形成自由状态而参与电流岛通的的工作，但能量消失后，这些电子/电洞将因在结合因素回复至平衡状态，因子当这些载子由被激发后回复平衡期间，称之为少数载子“LIFE TIME“二、应用范围1.评估卢管和清洗槽的干净度2.针对芯片之清洁度及损伤程度对CLT值有影响为A.芯片中离子污染浓度及污染之金属种类B.芯片中结晶缺陷浓度
34 CMOS 互补式金氧半导体 金属氧化膜半导体（MOS，METAL-OXIDE SEMICONDUCTOR）其制程程序及先在单晶硅上形成绝缘氧化膜，再沉积一层复晶硅（或金属）作为闸极，利用家到闸极的电场来控制MOS组件的开关（导电或不导电）。按照导电载子的种类，MOS，又可分成两种类型：NMOS（由电子导电）和PMOS（由电洞导电）。而互补式金氧半导体（CMOSCOMPLEMENTARY MOS）则是由NMOS及PMOS组合而成，具有省电、抗噪声能力强、α-PARTICLE免疫力好等许多优点，是超大规模集成电路（VLSI）的主流。
35 COATING 光阻覆盖将光阻剂以浸泡、喷雾、刷怖、或滚压等方法加于芯片上，称为光阻覆盖。目前效果最佳的方法为旋转法；旋转法乃是将芯片以真空吸附于一个可旋转的芯片支持器上，适量的光阻剂加在芯片中央，然后芯片开始转动，芯片上的光阻剂向外流开，很均匀的散在芯片上。要得到均匀的光阻膜，旋转速度必须适中稳定。而旋转速度和光阻剂黏滞性绝应所镀光阻剂的厚度。光阻剂加上后，必须经过软烤的步骤，以除去光阻剂中过多的溶剂，进而使光阻膜较为坚硬，同时增加光阻膜与芯片的接合能力的主要方法就是在于适当调整软烤温度与时间。经过了以上的镀光阻膜即软烤过程，也就是完成了整个光阻覆盖的步骤。
36 CROSS SECTION 横截面 IC的制造基本上是由一层一层的图案堆积上去，而为了了解堆积图案的构造，以改善制程或解决制程问题，经常会利用破坏性切割方式以电子显微镜（SEM）来观察，而切割横截面、观察横截面的方式是其中较为普遍之一种。
37 C-V PLOT 电容,电压圆译意为电容、电压图：也就是说当组件在不同状况下，在闸极上施以某一电压时，会产生不同之电容值（此电压可为正或负），如此组件为理想的组件；也就是闸极和汲极间几乎没有杂质在里面（COMTAMINATION）。当外界环境改变时（温度或压力），并不太会影响它的电容值，利用此可MONITOR MOS 组件之好坏，一般△V＜0.2为正常。
38 CWQC 全公司品质管制以往有些经营者或老板，一直都认为品质管制是品管部门或品管主管的责任，遇到品质管制做不好时，即立即指责品质主管，这是不对的。品质管制不是品质部门或某一单位就可以做好的，而是全公司每一部门全体人员都参与才能做好。固品质管制为达到经营的目的，必须结合公司内所有部门全体人员协力合作，构成一个能共同认识，亦于实施的体系，并使工作标准化，且使所定的各种事项确实实行，使自市场调查、研究、开发、设计、采购、制造、检查、试验、出货、销售、服务为止的每一阶段的品质都能有效的管理，这就是所谓的全公司品质管制（Company Wide Quality Control）。实施CWQC的目的最主要的就是要改善企业体质；即发觉问题的体质、重视计划的体质、重点指向的体质、重视过程的体质，以及全员有体系导向的体质。
39 CYCLE TIME 生产周期时间指原料由投入生产线到产品于生产线产生所需之生产/制造时间。在TI-ACER，生产周期有两种解释：一为“芯片产出周期时间”（WAFER-OUT CYCLE TIME ），一为“制程周期时间”（PROCESS CYCLE TIME）“芯片产出周期时间”乃指单一批号之芯片由投入到产出所需之生产/制造时间。“制程周期时间”则指所有芯片于单一工站平均生产/制造时间，而各工站（从头至尾）平均生产/制造之加总极为该制程之制程周期时间。目前TI-ACER LINE REPORT 之生产周期时间乃采用“制程周期时间”。一般而言，生产周期时间可以下列公式概略推算之：生产周期时间=在制品（WIP）/产能（THROUGHOUT）
40 CYCLE TIME 生产周期 IC制造流程复杂，且其程序很长，自芯片投入至晶圆测试完成，谓之Cycle Time。由于IC生命周期很短，自开发、生产至销售，需要迅速且能掌握时效，故Cycle Time越短，竞争能力就越高，能掌握产品上市契机，就能获取最大的利润。由于Cycle Time 长，不容许生产中的芯片因故报废或重做，故各项操作过程都要依照规范进行，且要做好故障排除让产品流程顺利，早日出FIB上市销售。
41 DEFECT DENSITY 缺点密度〝缺点密度〞系指芯片单位面积上（如每平方公分、每平方英吋等）有多少〝缺点数〞之意，此缺点数一般可分为两大类：A.可视性缺点B.不可视性缺点。前者可藉由一般光学显微镜检查出来（如桥接、断线），由于芯片制造过程甚为复杂漫长，芯片上缺点数越少，产品量率品质必然越佳，故〝缺点密度〞常备用来当作一个工厂制造的产品品质好坏的指针。
42 DEHYDRATION BAKE 去水烘烤 目的：去除芯片表面水分，增加光阻附着力。以免芯片表面曝光显影后光阻掀起。方法：在光阻覆盖之前，利用高温（120℃或150℃）加热方式为之。
43 DENSIFY 密化 CVD沉积后，由于所沈积之薄膜（THIN FILM之密度很低），故以高温步骤使薄膜中之分子重新结合，以提高其密度，此种高温步骤即称为密化。密化通常以炉管在800℃以上的温度完成，但也可在快速升降温机台（RTP；RAPID THERMAL PROCESS）完成。
44 DESCUM 电浆预处理 1.电浆预处理，系利用电浆方式（Plasma），将芯片表面之光阻加以去除，但其去光阻的时间，较一般电浆光阻去除（Stripping）为短。其目的只是在于将芯片表面之光阻因显影预烤等制程所造成之光阻毛边或细屑（Scum）加以去除，以使图形不失真，蚀刻出来之图案不会有残余。2. 有关电浆去除光阻之原理，请参阅「电浆光阻去除」（Ashing）。3. 通常作电浆预处理，均以较低之力，及小之功率为之，也就是使光阻之蚀刻率降低得很低，使得均匀度能提高，以保持完整的图形，达到电浆预处理的目的。
45 DESIGN RULE 设计规范由于半导体制程技术，系一们专业、精致又复杂的技术，容易受到不同制造设备制程方法（RECIPE）的影响，故在考虑各项产品如何从事制造技术完善，成功地制造出来时，需有一套规范来做有关技术上之规定，此即“DESIGN RULE”，其系依照各种不同产品的需求、规格，制造设备及制程方法、制程能力、各项相关电性参数规格等之考虑，订正了如：1. 各制程层次、线路之间距离、线宽等之规格。2. 各制程层次厚度、深度等之规格。3. 各项电性参数等之规格。以供产品设计者及制程技术工程师等人之遵循、参考。
46 EDSIGN RULE 设计准则设计准则EDSIGN RULE：反应制程能力及制程组件参数，以供IC设计者设计IC时的参考准则。一份完整的Design Rule包括有下列各部分：A.制程参数：如氧化层厚度、复晶、金属层厚度等，其它如流程、ADI、AEI 参数。主要为扩散与黄光两方面的参数。B.电气参数：提供给设计者做仿真电路时之参考。C.布局参数：及一般所谓的3μm、2μm、1.5μm…等等之 Rules，提供布局原布局之依据。D.光罩制作资料：提供给光罩公司做光罩时之计算机资料，如CD BAR、测试键之摆放位置，各层次之相对位置之摆放等。
47 DIE BY DIE ALIGNMENT 每FIELD均对准 每个Field再曝光前均针对此单一Field对准之方法称之；也就是说每个Field均要对准。
48 DIFFUSION 扩散在一杯很纯的水上点一滴墨水，不久后可发现水表面颜色渐渐淡去，而水面下渐渐染红，但颜色是越来越淡，这即是扩散的一例。在半导体工业上常在很纯的硅芯片上以预置或离子布植的方式作扩散源（即红墨水）。因固态扩散比液体扩散慢很多（约数亿年），故以进炉管加高温的方式，使扩散在数小时内完成。
49 DI WATER 去离子水 IC制造过程中，常需要用盐酸容易来蚀刻、清洗芯片。这些步骤之后又需利用水把芯片表面残留的盐酸清除，故水的用量相当大。然而IC。工业用水，并不是一般的自来水或地下水，而是自来水或地下水经过一系列的纯化而成。原来自来水或地下水中含有大量的细菌、金属离子级PARTICLE，经厂务的设备将之杀菌、过滤和纯化后，即可把金属离子等杂质去除，所得的水即称为〝去离子水〞，专供IC制造之用。
50 DOPING 参入杂质 为使组件运作，芯片必须参以杂质，一般常用的有：1.预置：在炉管内通以饱和的杂质蒸气，使芯片表面有一高浓度的杂质层，然后以高温使杂质驱入扩散；或利用沉积时同时进行预置。2.离子植入：先使杂质游离，然后加速植入芯片。
51 DRAM , SRAM 动态,静态随机存取内存随机存取记忆器可分动态及静态两种，主要之差异在于动态随机存取内存（DRAM），在一段时间（一般是0.5ms～5ms）后，资料会消失，故必须在资料未消失前读取元资料再重写（refresh），此为其最大缺点，此外速度较慢也是其缺点，而DRAM之最大好处为，其每一记忆单元（bit）指需一个 Transistor（晶体管）加一个Capacitor（电容器），故最省面积，而有最高之密度。而SRAM则有不需重写、速度快之优点，但是密度低，每一记忆单元（bit）有两类：A.需要六个Transistor（晶体管），B.四个Transistor（晶体管）加两个Load resistor（负载电阻）。由于上述之优缺点，DRAM一般皆用在PC（个人计算机）或其它不需高速且记忆容量大之记忆器，而SRAM则用于高速之中大型计算机或其它只需小记忆容量。如监视器（Monitor）、打印机（Printer）等外围控制或工业控制上。
52 DRIVE IN 驱入 离子植入（ion implantation）虽然能较精确地选择杂质数量，但受限于离子能量，无法将杂质打入芯片较深（um级）的区域，因此需借着原子有从高浓度往低浓度扩散的性质，在相当高的温度去进行，一方面将杂质扩散道教深的区域，且使杂质原子占据硅原子位置，产生所要的电性，另外也可将植入时产生的缺陷消除。此方法称之驱入。在驱入时，常通入一些氧气，因为硅氧化时，会产生一些缺陷，如空洞（Vacancy），这些缺陷会有助于杂质原子的扩散速度。另外，由于驱入世界原子的扩散，因此其方向性是各方均等，甚至有可能从芯片逸出（out-diffusion），这是需要注意的地方。
53 E-BEAM LITHOGRAPHY 电子束微影技术目前芯片制作中所使用之对准机，其曝光光源波长约为（365nm～436nm），其可制作线宽约1μ之IC图形。但当需制作更细之图形时，则目前之对准机，受曝光光源波长之限制，而无法达成，因此在次微米之微影技术中，及有用以电子数为曝光光源者，由于电子束波长甚短（～0.1A），故可得甚佳之分辨率，作出更细之IC图型，此种技术即称之电子束微影技术。电子束微影技术，目前已应用于光罩制作上，至于应用于光芯片制作中，则仍在发展中。
54 EFR（EARLY FAILURE RATE） 早期故障率 Early Failure Rate是产品可靠度指针，意谓IC到客户手中使用其可能发生故障的机率。当DRAM生产测试流程中经过BURN-IN高温高压测试后，体质不佳的产品便被淘汰。为了确定好的产品其考靠度达到要求，所以从母批中取样本做可靠度测试，试验中对产品加高压高温，催使不耐久的产品故障，因而得知产品的可靠度。故障机率与产品生命周期之关系类似浴缸，称为Bathtub Curve.
55 ELECTROMIGRATION 电子迁移所谓电子迁移，乃指在电流作用下金属的质量会搬动，此系电子的动量传给带正电之金属离子所造成的。当组件尺寸越缩小时，相对地电流密度则越来越大；当此大电流经过集成电路中之薄金属层时，某些地方之金属离子会堆积起来，而某些地方则有金属空缺情形，如此一来，堆积金属会使邻近之导体短路，而金属空缺则会引起断路。材料搬动主要原动力为晶界扩散。有些方法可增加铝膜导体对电迁移之抗力，例如：与铜形成合金，沉积时加氧等方式。
56 ELECTRON/HOLE 电子/ 电洞电子是构成原子的带电粒子，带有一单位的负电荷，环绕在原子核四周形成原子。垫洞是晶体中在原子核间的共享电子，因受热干扰或杂质原子取代，电子离开原有的位置所遗留下来的“空缺”因缺少一个电子，无法维持电中性，可视为带有一单位的正电荷。
57 ELLIPSOMETER 椭圆测厚仪 将已知波长之射入光分成线性偏极或圆偏极，照射在待射芯片，利用所得之不同椭圆偏极光之强度讯号，以Fourier分析及Fresnel方程式，求得待测芯片模厚度
58 EM（ELECTRO MIGRATION TEST） 电子迁移可靠度测试当电流经过金属导线，使金属原子获得能量，沿区块边界（GRAIN Bounderies）扩散（Diffusion），使金属线产生空洞（Void），甚至断裂，形成失效。其对可靠度评估可用电流密度线性模型求出：AF=【J（stress）/J（op）】n×exp【Ea/Kb （1/T（op）- 1/T（stress））】TF=AF×T（stress）
59 END POINT DETECTOR 终点侦测器在电浆蚀刻中，利用其反应特性，特别设计用以侦测反应何时完成的一种装置。一般终点侦测可分为下列三种：A.雷射终点侦测器（Laser Endpoint Detector）： 利用雷射光入射反应物（即芯片）表面，当时颗发生时，反应层之厚度会逐渐减少，因而反射光会有干扰讯号产生，当蚀刻完成时，所接收之讯号亦已停止变化，即可测得终点。B.激发光终点侦测器（Optical Emission End Point Detector）用一光谱接受器，接受蚀刻反应中某一反应副产物（Byproduct）所激发之光谱，当蚀刻反应逐渐完成，此副产物减少，光谱也渐渐变弱，即可侦测得其终点。C.时间侦测器：直接设定反应时间，当时间终了，即结束其反应。
60 ENERGY 能量 能量是物理学之专有名词。例如：B比A之电压正100伏，若在A板上有一电子受B版正电吸引而加速跑到B版，这时电子在B版就比在A版多了100电子伏特的能量。
61 EPI WAFER 磊晶芯片 磊晶系在晶体表面成长一层晶体。
62 EPROM（ERASABLE-PROGRAMMABLE ROM） 电子可程序只读存储器 MASK ROM内所存的资料，是在 FAB 内制造过程中便已设定好，制造完后便无法改变，就像任天堂游戏卡内的MASK ROM，存的是金牌玛丽就无法变成双截龙。而EPROM是在ROM内加一个特殊结构叫A FAMDS，它可使ROM内的资料保存，但当紫外光照到它时，它会使 ROM内的资料消失。每一个晶忆单位都归口。然后工程人员再依程序的规范，用30瓦左右的电压将0101….资料灌入每一个记忆单位。如此就可灌电压、紫外光重复使用，存入不同的资料。也就是说如果任天堂卡内使用的是EPROM，那么你打腻了金牌玛丽，然后灌双截龙的程序进去，卡匣就变成双截龙卡，不用去交换店交换了。
63 ESDELECTROSTATIC DAMAGEELECTROSTATIC DISCHARGE 静电破坏静电放电 1自然界之物质均由原子组成，而原子又由质子、中子及电子组成。在正常状态下，物质成中性，而在日常活动中，会使物质失去电子，或得到电子，此即产生一静电，得到电子之物质为带负静电，失去电子即带正静电。静电大小会随着日常的工作环境而有所不同。如下表所示。活动情形 静 电 强 度 （Volt）
10－20﹪相对湿度 65-95﹪相对湿度
走过地毯走过塑料地板在以子上工作拿起塑料活页夹，袋拿起塑料带工作椅垫摩擦 35,00012,0006,0007,00020,00018,000 1,5002501006001,00015,000
表1 日常工作所产生的静电强度表2.当物质产生静电后，随时会放电，弱放到子组件上，例如IC，则会将组件破坏而使不能正常工作，此即为静电破坏或静电放电。 3.防止静电破坏方法有二：A.在组件设计上加上静电保护电路。B.在工作环境上减少静电，例如工作桌之接地线，测试员之静电环。载运送上使用防静电胶套及海绵等等。
64 ETCH 蚀刻在集成电路的制程中，常需要将整个电路图案定义出来，其制造程序通常是先长出或盖上一层所需要之薄膜，在利用微影技术在这层薄膜上，以光阻定义出所欲制造之电路图案，再利用化学或物理方式将不需要之部分去除，此种去除步骤便称为蚀刻（ETCH）一般蚀刻可分为湿性蚀刻（WET ETCH）及干性蚀刻（DRY ETCH）两种。所谓干性蚀刻乃是利用化学品（通常是盐酸）与所欲蚀刻之薄膜起化学反应，产生气体或可溶性生成物，达到图案定义之目的。而所谓干蚀刻，则是利用干蚀刻机台产生电浆，将所欲蚀刻之薄膜反映产生气体由PUMP抽走，达到图案定义之目的。
65 EXPOSURE 曝光其意义略同于照相机底片之感光在集成电路之制造过程中，定义出精细之光组图形为其中重要的步骤，以运用最广之5X STEPPER为例，其方式为以对紫外线敏感之光阻膜作为类似照相机底片，光罩上则有我们所设计之各种图形，以特殊波长之光线（G-LINE 436NM）照射光罩后，经过缩小镜片（REDUCTION LENS）光罩上之图形则成5倍缩小，精确地定义在底片上（芯片上之光阻膜）经过显影后，即可将照到光（正光阻）之光阻显掉，而得到我们想要之各种精细图形，以作为蚀刻或离子植入用。因光阻对于某特定波长之光线特别敏感，故在黄光室中早将一切照明用光元过滤成黄色，以避免泛白光源中含有对光阻有感光能力之波长成分在，这一点各相关人员应特别注意，否则会发生光线污染现象，而扰乱精细之光阻图。
66 FABRICATION（FAB）制造 Fabrication为“装配”或“制造”之意，与Manufacture意思一样，半导体制造程序，其步骤繁多，且制程复杂，需要有非常精密的设备和细心的作业，才能达到吴缺点的品质。FAB系Fabrication之缩写，指的是“工厂”之意。我们常称FIB为“晶圆区”，例如：进去“FAB”之前需穿上防尘衣。
67 FBFC（FULL BIT FUNCTION CHIP） 全功能芯片由于产品上会有缺陷，所以有些芯片无法全功能工作。因此须要雷射修补前测试，以便找到缺陷位置及多寡，接着就能利用雷射修补，将有缺陷的芯片修补成全功能的芯片。《当缺陷超过一定限度时，无法修补成全功能芯片》
68 FIELD/MOAT 场区 FIELD直译的意思是〝场〞，足球场和武道场等的场都叫做FIELD。它的含意就是一个有专门用途的区域。在IC内部结构中，有一区域是隔离电场的地方，通常介于两个MOS晶体管之间，称为场区。场区之上大部分会长一层厚的氧化层。
69 FILTRATION 过滤用过滤器（FILTER，为一半透膜折叠而成）将液体或气体中的杂质给过滤掉，此称为FILTRATION【过滤】因IC制造业对洁净式的要求是非常严格的，故各种使用的液体或气体，必须借着一个PUMP制造压差来完成，如何炫则一组恰当的过滤器及PUMP是首要的课题。
70 FIT（FAILURE IN TIME） FIT适用以表示产品可靠度的单位FIT=1Eailure in 10 9 Device-Hours例如1000 Device 工作1000Hours后1 Device故障，则该产品的可靠度为：（1Failure）/（1000 Devices*1000 Hours）=1000 FITs
71 FOUNDRY 客户委托加工客户委托加工主要是接受客户委托，生产客户自有权利的产品，也就是客户提供光罩，由SMIC来生产制造，在将成品出售给客户，指收取代工过程费用，这种纯粹代工，不涉及销售的方式在国际间较通常的称呼就是硅代工（Silicon Foundry）。
72 FOUR POINT PROBE 四点侦测 ·是量测芯片片阻值（Sheet Resistance）RS的仪器。·原理如下：有ABCD四针，A、D间通以电流I，B、C两针量取电压差（△V），则RS=K. △V/I K是常数比例和机台及针尖距离有关
73 F/S（FINESONIC CLEAN） 超音波清洗 超音波清洗的主要目的是用来去除附着在芯片表面的灰尘，其反应机构有二：1. 化学作用：利用SC-1中的NH4OH，H2O2与Silicon表面反应，将灰尘剥除。2. 2.物理作用：利用频率800KHz，功率450W×2的超音波震荡去除灰尘。
74 FTIR 傅氏转换红外线光谱分析仪 FTIR乃利用红外线光谱经傅利叶转换进而分析杂质浓度的光谱分析仪器。目的：·已发展成熟，可Routine应用者，计 有： A.BPSG/PSG之含磷、含硼量预测。 B.芯片之含氧、含碳量预测。 C.磊晶之厚度量测。·发展中需进一步Setup者有： A.氮化硅中氢含量预测。 B.复晶硅中含氧量预测。 C.光阻特性分析。FTIR为一极便利之分析仪器，STD的建立为整个量测之重点，由于其中多利用光学原理、芯片状况（i.e.晶背处理状况）对量测结果影响至钜。
75 FTY（FINAL TEST YIELD） 在晶圆出厂后，必须经过包装及T1（断/短路测试），Burn -in（烧结），T3（高温功能测试），T4（低温功能测试），QA测试，方能销售、出货至客户手中。在这段漫长而繁杂的测试过程中，吾人定义Final Test Yield 为：T1 Yield* Burn –in Yield*T3 Yield*T4 Yield
76 FUKE DEFECT 成因为硅化物之氧化，尤其是以水蒸气去致密化PBSG时会发生，造成闸极（Poly Gate）与金属间的短路。硅化物之氧化可分为二类型：（以TiSi2）1. 热力学观点SiO2是最稳定，故Si 扩散至TiSi2之表面时会与水反应成SiO2而非TiO2。2. 动力学观点而言，当Si不足时则会形成TiO2而将TiSi2分解。
77 GATE OXIDE 闸极氧化层 GATE OXIDE是MOSFET（金氧半场效晶体管）中相当重要的闸极之下的氧化层。此氧化层厚度较薄，且品质要求也较严格。
78 GATE VALVE 闸阀 用来控制气体压力之控制装置。通常闸阀开启越大，气体于反应室内呈现之压力较低；反之，开启越小，压力较高。
79 GEC（GOOD ELECTRICAL CHIP） 优良电器特性芯片 能够合于规格书（Data Book）上所定义电器特性的芯片。这些芯片才能被送往芯片包装工厂制成成品销售给客户。
80 GETTERING 吸附 “Gettering”系于半导体制程中，由于可能受到晶格缺陷（Crystal Defect）或金属类杂质污染等之影响，造成组件接口之间可能有漏电流（Junction Leakage）存在，而影响组件特性；如何将这些晶格缺陷、金属杂质摒除解决的种种技术上作法，就叫做 ”Gettering”吸附。吸附一般又可分 “内部的吸附”---Intrinsic Gettering 及 “外部的吸附”---Extrinsic Gettering。前者系在下线制造之前先利用特殊高温步骤让晶圆表面的「晶格缺陷或含氧量」尽量降低。后者系利用外在方法如：晶背伤言、磷化物（POCl3）预置ETC将晶圆表面的缺陷及杂质等尽量吸附到晶圆背面。两者均可有效改善上述问题。
81 G-LINE G-光线 G-line系指一种光波的波长，多系水银灯所发出之光波波长之一，其波长为436nm。G-line之光源，最常作为Stepper所用之水银灯，本来系由许多不同之波长的光组成，利用一些Mirror和Filter反射、过滤的结果，会将其它波长之光过滤掉，仅余G-line作为曝光用。使用单一波长作为曝光光源可以得到较佳的能量控制和解吸力，但由于其为单色波故产生之驻波效应（Standing Wave）对光阻图案产生很大的影响。在选择最佳光阻厚度，以府合驻波效应，成为G-line Standing最要的工作之一。
82 GLOBAL ALIGNMENT 整片性对准与计算 Global Alignment系指整片芯片在曝光前，先作整片性之对准与计算，然后接着可做整片芯片之曝光。·GLOBAL ALIGNMENT分为两种：1普通的Global Alignment：每片芯片共对准左右两点。2 Advance Global Alignment：每片芯片对准预先设定好之指定数个Field的对准键，连续对准完毕并晶计算机计算后，才整片曝光。
83 GOI（GATE OXIDE INTEGRITY） 闸极氧化层完整性半导体组件中，闸极氧化层的完整与否关系着电容上电荷的存放能力，故需设计一适当流程，其主要目的在侧闸极氧化层之崩溃电压（breakdown voltage）、有效氧化层厚度等，以仿真闸极氧化层的品质及可信赖度，通常即以此崩溃电压值表示GOI的优劣程度。
84 GRAIN SIZE 颗粒大小 一种晶体材料形成后，从微观的角度来看，材料都是一大堆颗粒垒叠在一起而成。这些颗粒有大有小，尺寸不一。而且材料的特性也会因为颗粒大小而变化，故常要注意其大小变化。
85 GRR STUDY（GAUGE REPEATABILITY AND REPRODUUCIBILITY） 测量仪器重复性与再现性之研究将良策仪器的重复性—一其本身的变异，再现性—操作人本身的变异，用统计的方法算出，以判断量测仪器是否符合制程参数控制之需要。
86 H2SO4 硫酸 Suifuric Acid硫酸，为目前最广泛使用的工业化学品。强力腐蚀性、浓稠、油状液体，依纯度不同，由无色至暗棕色，与水以各种不同比例互溶，甚具活性。溶解大部分的金属。浓硫酸具氧化、脱水、磺化大部分的有机化合物，常常引起焦黑。比重1.84，沸点315℃。与水混合时需格外小心，由于放热引起爆炸性的溅泼，永远是将酸加到水中，而非加水至酸中。不小心被溅到，用大量水冲洗。目前在线上，主要用于SO清洗及光阻去除。
87 H3PO4 磷酸 PHOSPHORIC ACID 磷酸无色无谓起泡液体或透明晶形固体。依温度、浓度而定。在20℃50﹪及75﹪强度为易流动液体，85﹪为似糖浆，100﹪酸为晶体。比重1.834，熔点42.35℃。在213℃失去Y2 H2O，形成焦磷酸。溶于水、乙醚，能腐蚀铁及合金。对皮肤、眼睛有刺激性，不小心溅到，可用水冲洗。目前磷酸用于SI3N4的去除，浓度是85﹪，沸点 156℃，SI3N4与SIO2的蚀刻比约为30：1。
88 HCL 氯化氢（盐酸） Hydrochloric Acid盐酸，为无色或淡黄色，发烟，刺激性液体。氯化氢的水溶液。盐酸是一种强烈酸性及高腐蚀性酸。市面出售之”浓”或发烟酸含有氯化氢38%，比重 1.19。氯化氢溶解在水中有各种不同的浓度。可溶于水、酒精、苯、不可燃。用途广泛。可用于食品加工、金属之酸洗与清洁、工业酸化、一般之清洗、实验试药。不小心被溅到，用大量水冲洗。目前线上，主要用于RCA清洗。
89 HEPA 高效率过滤器 HEPA（High Efficiency Particulate Air Filter）为洁净室内用以滤去微粒之装置，一般以玻璃纤维制成，可将0.1μm 或0.3μm以上之微粒滤去99.97﹪，压力损失约12.5㎜H2O。层流台能保持Class100以下之洁净度，即靠HEPA达成。目前除层流台使用HEPA外，其它如烤箱、旋转机，为了达到控制Particle的效果，也都装有HEPA之设计。
90 HILLOCK 凸起物金属溅镀后为使金属与硅基（Si-Substrate）有良好的欧姆式接触需先经融合过程，在融合过程中因铝与硅的热膨胀系数不同（铝将会膨胀较快），而造成部分的铝无法向外扩张只得向上膨胀造成小山丘状的 ”凸起物”--Hillock。
91 HMDS HMDS蒸镀 HMD原为化学药品HexaMethylDiSilazane的缩写，在此则是指芯片在上光阻前的一个预先处理步骤。HMDS蒸镀就是利用惰性气体（例如氮气）带着HMDS的蒸汽通过芯片表面，而在芯片表面形成一层薄膜。其目的在于：A.消除芯片表面的微量水分。B.防止空气中的水汽再次吸附于晶面C.增加光阻剂（尤其是正光阻）对于晶 面的附着能力，进而减少在尔后之显 影过程中产生掀起，或是在蚀刻时产生了”Undercutting”的现象。目前在规范中规定于HMDS蒸镀完4小时内需上光阻以确保其功能。
92 HNO3 硝酸 NITRIC ACID硝酸透明、无色或微黄色、发烟、易吸湿之腐蚀性液体，能腐蚀大部分金属。歧黄色是由于曝光所产生之二氧化氮，为强氧化剂，可与水混合，沸点 78℃，比重1.504。IC产业中硝酸用于清洗炉管，但对皮肤有腐蚀性，为强氧化剂，与有机物接触有起火危险。清洗炉管用。
93 HOT ELECTRON EFFECT 热电子效应 在VLST的时代，Short Channel Devices势在必行，而目前一般Circuit 应用上又未打算更改Supply Voltage；如此一来，VG=VD S=5V情况下，将造成Impact Ionization（撞击游离化）现象发生于Drain邻近区域。伴随而生之Electron-Hole pairs（电子电洞对），绝大部分经由Drain（Electrons）or Sub.（Holes）导流掉。但基于统计观点，总会有少部分Electrons（i.e. Hot-Electrons）所具Energy，足以克服Si-SiO2之Barrier Height（能障），而射入SiO2且深陷（Trap）其中。另亦有可能在Hot-Electrons射入过程中打断Si-H键结，而形成 Interface Trap 于Si-SiO2接口。不论遵循上述二者之任一，均将导致NMOS Performance的退化（Degradation）现象。
94 I-LINE STEPPER I-LINE步进对准曝光机 当光罩与芯片对准后，利用365nm之波长为光源，将预坐在光罩上图形以M：1之比例，一步一步的重复曝光至芯片上之机器。
95 IMPURITY 杂质 纯粹的硅市金刚石结构，在室温下不易导电。这时如加一些B11或As 7 5取代硅的位置，就会产生“电洞”或“载子”，加以偏压后就可轻易导电。加入的东西即称为杂质。
96 INTEGRATED CIRCUIT（IC） 集成电路集成电路是一九五八年由美国德州仪器公司所发明的。他是将一个完整的电子电路处理在一块小小的硅芯片上，然后再以金属联机与外在引线相接，外加陶瓷或塑料包装的装置，由于它能将原本需要许多零件的电子电路集中缩小，因此被称为集成电路。它具备优于传统电子电路的三个特性：体积小、廉价、可靠。依照其集积化的程度可区分为小型（SSI）、中型（MSI）、大型（LSI）、超大型（VLSI）集成电路。
97 ION IMPLANTER 离子植入机在IC制程中有时需要精确地控制杂质的浓度及深度，此时即不宜由扩散之方式为之，故以”离子植入机”解离特定气体后调整离子束电流（Beam Current），计算电流X时间得到所植入杂质的浓度并利用加速电压控制植入的深度。
98 ION IMPLANTATION 离子植入 1. 由于加速器集真空技术的发展，离子布植机成为本世纪高科技产品之一，取代了早先的预置制程。2. 其好处有：2-1可精确控制剂量。2-2在真空下操作，可免除杂质污染。2-3可精确控制植入的深度。2-4是一种低温的制程。2-5 只要能游离，任何离子皆可植入
99 ISOTROPIC ETCHING 等向性蚀刻在蚀刻反应中，除了纵向反应发生外，横向反应亦同时发生，此总蚀刻即称之为等向性蚀刻。一般化学湿蚀刻多发生此种现象。干式蚀刻，其实刻后的横截面具有异向性蚀刻特性（Anisotropic），即可得到较陡的图形。
100 ITY（INTEGRATED TEST YIELD）为界定产品从wafer fab至组装、测试所有流程的良率，其定义为：INTEGRATED TEST YIELD=Wafer Yield*MPY*ATYNote：MPY:Multi-Probe Yield ATY:Assembly Test Yield
101 LATCH UP 栓锁效应 当VLSI线路密度增加，Latch-Up之故障模式于MOS VLSI中将愈来愈严重，且仅发生于 CMOS电路，所有COMS电路西寄生晶体管所引起的LATCH-UP问题称之为SCR (SILICON-CONYROLLED RECTIFIER）LATCH-UP，在S1基体内CMOS中形成两个双截子晶体管P-N-P-N形式的路径，有如一个垂直的P+-N-P与一个水平 N+-P-N晶体管组合形成于CMOS反向器，如果电压降过大或受到外界电压、电流或光的触发时，将造成两个晶体管互相导过而短路，严重的话将使IC烧毁，故设计CMOS路防止LATCH-UP的发生是当前IC界最重要的课题。
102 LAYOUT 布局此名词用在IC设计时，是指将设计者根据客户需求所设计之线路，经由CAD（计算机辅助设计），转换成实际制作IC时，所需要之光罩布局，以便去制作光罩。因此此一布局工作，关系到光罩制作出后是和原设计者之要求符何，因此必须根据一定之规则，好比一场游戏一样，必须循一定之规则，才能顺利完成，而布局完成后之图形便是IC工厂制作时所看到的光罩图形。
103 LOAD LOCK 传送室 用来隔绝反应室与外界大器直接接触，以确保反应室内之洁净，降低反应是受污染之程度。一般用于电浆蚀刻及金属溅度等具有真空反应室之设备。
104 LOT NUMBER 批号 批号乃是为线上所有材料之身份证，KEY IN批号如同申报流动户口，经由COMAX系统藉以管制追踪每批材料之所在站别，并得以查出每批材料之详细相关资料，固为生产过程中之重要步骤。批号为 7，其编排方法如下： X X X X X 年码 流水序号92 0000193 0000294 00003以下类推※批号之产生乃于最投片时由SMS系统自动产生。
105 LPCVD（LOW PRESSURE）低压化学气相沉积 LPCVD的全名是Low Pressure Chemical Vapor Deposition，即低压化学气相沉积。这是一种沉积方法。在IC制程中，主要在生成氮化硅、复晶硅、二氧化硅及非晶硅等不同材料。
106 LP SINTER 低压烧结 低压烧结（Low Pressure Sinter, LP Sinter），指在低于大气压力下（一般为50 Pa或更地），加热组件。目地在使金属膜内之原子，籍由热运动重新排列，以减少原有之晶格缺陷，形成较佳之金属结晶颗粒以增加膜之品质。由于在低压下热传导之途径主要为辐射（Radiation）而非对流（Convection）或传导（Conduction），因此控温之方式须选以加热线圈为监控温度（Spike Control）而非实际芯片或管内之温度（Profile Control），以避免过热（Over-Shooting）之现象。
107 LPY（LASER PROBE YIELD） 雷射修补前测试良率针测出能够被雷射修补后，产生出全功能的芯片，比便送入雷射修补机，完成雷射修补的动作。此测试时由全功能芯片一开始就是全功能芯片，须要经过雷射修补前测试，计算出缺陷多寡及位置，以便进行雷射修补，将缺陷较少的芯片修补成全功能芯片。（缺陷超过一定限度时无法修补成全功能芯片）
108 MASK 光罩 MASK原意为面具，而事实上光罩在整个IC制作流程上，所扮演之角色艺有几分神似。光ˋ照主要之用途在于利用光阻制程，将我们所需要之图形一直复印在芯片上，制作很多之IC晶方。而光罩所用只对准机台，也分为1X，5X，10X,MASK（即1:1,5:1,10:1）等，而根据其制作之材质又可分为石英光罩（QUARTY），绿玻璃光罩等。
109 MICRO,MICROMETER,MICRON 微，微米 1.定义：Micro为10-6 1 Micro=10-61 Micrometer =10-6 m=1 Micro=1μm通常我们说1μ即为10-6 m又因为1?=10-8㎝=10-10m（原子大小）故1μ=10，000?约唯一万个原子堆积而成的厚度或长度。
110 MISALIGN 对准不良 1.定义：这层光阻图案和上层【即留在芯片上者】图案叠对不好，超出规格。可依照不同层次的规格决定要不要修改。原因：人为、机台、芯片弯曲、光罩
111 MOS 金氧半导体 1.定义：构成IC的晶体管结构可分为两型－双载子型（bipolar）和MOS型（Metal-Oxide-Semiconductor）。双载子型 IC的运算速度较快但电力消耗较大，制造工程也复杂，并不是VLSI的主流，而MOS型是由电厂效应晶体管（FET）集积化而成。先在硅上形成绝缘氧化膜之后，再由它上面的外加电极（金属或复晶硅）加入电场来控制其动作，制程上比较简单，，。也较不耗电，最早成为实用化的是P-MOS，但其动作速度较慢，不久更高速的N-MOS也被采用。一旦进入VLSI的领域之后，NMOS的功率消耗还是太大了于是由P-MOS及 N_MOS组合而成速度更高，电力消耗更少的互补式金氧半导体（CMOS，Complementary MOS）遂成为主流。
112 MPY（MULTI PROBE YIELD） 多功能侦测良率 针测出符合电路特性要求的芯片，以便送刀封包工厂制成内存成品；此测试时得到的良品率称之。每片晶圆上并不是每一个芯片都能符合电路特性的要求，因此须要多功能针测以找出符合要求的芯片。
113 MTBF（MEAN TIME BETWEEN FAILURE） MTBF为设备可靠度的评估标准之一，其意指设备前后发生故障的平均时间。MTBF时间愈短表示设备的可靠度愈佳，另外MTTR为Mean Time to Repair为评估设备修复的能力。
114 N2,NITROGEN 氮气定义：空气中约4/5是氮气。氮气势一安定之惰性气体，由于取得不难且安定，故Fib内常用以当作Purge管路，除去脏污、保护气氛、传送气体（Carrier Gas）、及稀释（Dilute）用途。另外，氮气在零下196℃（77F）以下即以液态存在，故常被用作真空冷却源。现在Fab内Clean House用之氮气为厂务提供99.999﹪纯度者，生产线路所用之氮气为瓶装更高纯度者。因氮气之用量可局部反应生产成本，故应节约使用以降低成本。
115 N,P TYPE SEMICONDUCTOR N,P型半导体 1. 定义：一般金属由于阻值相当低（10-2Ω－㎝以下），因此称之为良导体，而氧化物阻值高至105Ω－㎝以上，称之非导体或绝缘体。若阻值在 10-2～105Ω－㎝之间，则名为半导体。IC工业使用的硅芯片，阻值就是在半导体的范围，但由于Si（硅）是四价键结（共价键）的结构，若参杂有如砷（As）磷（P）等五价元素，且占据硅原子的地位（Substitutional Sites），则多出一个电子，可用来导电，使导电性增加，称之为N型半导体。若参杂硼（B）等三价元素，且仍占据硅原子的地位，则键结少了一个电子，因此其它键结电子在足够的热激发下，可以过来填补，如此连续的电子填补，称之为电洞传导，亦使硅之导电性增加，称之为P型半导体。因此N型半导体中，其主要带电粒子为带负电的电子，而在P型半导体中，则为带正电的电洞。在平衡状况下（室温）不管N型或P型半导体，其电子均与电洞浓度的乘积值不变。故一方浓度增加，另一方即相对减少。
116 NSG（NONDOPED SILICATE GLASS） 无参入杂质硅酸盐玻璃 NSG为半导体集成电路中之绝缘层材料，通常以化学气相沉积的方式声称，具有良好的均匀覆盖特性以及良好的绝缘性质。主要应用于闸极与金属或金属与金属间高低不平的表面产生均匀的覆盖及良好的绝缘，并且有助于后绩平坦化制程薄膜的生成。
117 NUMERICAL APERTURE（N.A.） 数值孔径 1. 定义：NA是投影式对准机，其光学系统之解析力（Resolution）好坏的一项指针。NA值越大，则其解析力也越佳。依照定义，数值孔径 NA=n.sin?=n.D/2/f=n.D/2f换算成照相机光圈值f-number（f/#）可得f/#=f/d=1/2NA（D：镜面直径。f：镜头焦距。n：镜头折射率。f/#即我们在照相机镜头之光圈值上常见的f/16,8,5.6,4,5.3,2.8等即是）亦即，镜片越大，焦距越短者，解析力就越佳，但镜片的制作也就越困难，因为易产生色差（Chromatic Aberration）及像畸变（Distorsion），以CANON Stepper为例，其NA=0.42，换算成照相机光圈,Stepper镜片之昂贵也就不足为奇了。
118 OEB（OXIDE ETCH BACK ） 氧化层平坦化蚀刻 将Poly-1上之多余氧化层（Filling OX）除去，以达到平坦化之目的。
119 OHMIC CONTACT 欧姆接触 1. 定义：欧姆接触试纸金属与半导体之接触，而其接触面之电阻值远小于半导体本身之电阻，使得组件操作时，大部分的电压降在于活动区（Active region）而不在接触面。欲形成好的欧姆接触，有两个先决条件：A.金属与半导体间有低的接口能障（Barrier Height）B.半导体有高浓度的杂质渗入（ND>=1018 ㎝-3）前者可使接口电流中热激发部分（Thermionic Emission）增加；后者则使接口空乏区变窄，电子有更多的机会直接穿透（Tunneling），而同时Rc阻值降低。若半导体不是硅晶，而是其它能量间隙（Energy Gap）较大的半导体（如GaAs），则较难形成欧姆接触（无适当的金属可用），必须于半导体表面参杂高浓度杂质，形成Metal-n+ -n or Metal-P+ -P等结构。
120 ONO（OXIDE NITRIDE OXIDE） 氧化层-氮化层-氧化层半导体组件，常以ONO三层结构做为介电质（类似电容器），以储存电荷，使得资料得以在此存取。在此氧化层 - 氮化层 – 氧化层三层结构，其中氧化层与基晶的结合较氮化层好，而氮化层居中，则可阻挡缺陷（如pinhole）的延展，故此三层结构可互补所缺。
121 OPL （OP LIFE）（OPERATION LIFE TEST） 使用期限（寿命）任何对象从开始使用到失效所花时间为失败时间（Time of Failure: TF），对产品而言，针对其工作使用环境（Operation），所找出的TF，即为其使用期限（Operation Life Time）。其方法为：AF = exp [? (Estress-Eop)] *exp [ Ea / k (1 / Top – / Tstress)]..(1)K = 8.63 * 10-5Failure Rate λ (t) = No. of Failure * 109 / Tatal Test Time * AF * Device, in FITTotal Test Time * AF = Operation Hours
122 OXYGEN 氧气 OXYGEN氧气无色,无气味,无味道双原子气体。在－183℃液化成浅蓝色的液体，在218℃固化。在海平面上，空气中约占20﹪体积的氧，溶于水和乙醚，不可燃，可以助燃。在电浆光阻去除中，氧气主要用来去除光阻用。在电浆干蚀刻中，氧混入CF4气体中，可增加CF4气体的蚀刻速度。目前氧气主要用途在于电浆光阻去除；利用氧气在电浆中产生氧的自由基（RADICAL）与光阻中的有机物反应，产生二氧化碳和水气体蒸发，达到去除光阻的效果。
123 P31 磷 ·自然界元素之一。由15个质子及16个中子所组成。·离子植入的磷离子，是由气体PH3经灯丝加热分解得到的3 L P+离子，借着Extraction 抽出气源室经加速管加速后，布植在芯片上。·是一种N-type离子，用做磷植入，S/D植入等。
124 PARTICLE CONTAMINATION 尘粒污染尘粒污染：由于芯片制造过程甚为漫长，经过的机器、人为处理操作过程甚为繁杂，但因机器、人为均获多或少会产生一些尘粒，这些尘粒一但沾附到芯片上，集会造成污染影响，而伤害到产品品质与良率，此即『尘粒污染』，我们在操作过程中应时时防着各项尘粒污染来源。
125 PARTICLE COUNTER 尘粒计数器 1.定义：快捷方式市之等即是以每立方呎内之为例数为分类标准，而计算微粒数的仪器即称尘粒计数器。
126 PASSIVATION OXIDE（P/O） 护层 1. 定义：为IC最后的制程，用以隔绝Device和大气2. 目的：因与大气接触，故着重在Corrosion（铝腐蚀）、Crack（龟裂）、Pin Hole（针孔）之防治。除了防止组件为大气中污染之隔绝外，护层也可当作Metal层之保护，避免Metal被刮伤。3. 方法：护层可分两种材料： A.大部分产品以PSG当护层（P Content 2-4﹪）。 B.少部份以PECVD沉积之氮化硅为之。
127 P/D（PARTICLE DEFECT） 尘粒缺陷 Particle Defect颗粒缺陷为当今影响4M DRAM制程良率的最大主因，一般而言，particle size如大于design rule的二分之一，足以造成组件的损坏。故在clean room的洁净度要求，操作人员的洁净纪律、设备本身的结构以及制程的条件和设备维修的能力，无一不为了降低particle和提升良率而做最大的努力。
128 PECVD 电浆CVD 1.定义：CVD化学反应所须知能量可以是热能、光能或电浆。以电浆催化之CVD称作PECVD。PECVD的好处是反应速度快、较低的基版温度及 Step Coverage；缺点是产生较大的应力，现Fib内仅利用PECVD做氮化硅护层。PECVD英文全名为Plasma Enhancement CVD。
129 PELLICLE 光罩护膜一般在光罩过程中，易有微尘掉落光罩上，而使chip有重复性缺陷，故在光罩上下面包围一层膜，称之为Pellicle。好处如下：1. 微层仅只掉落在膜上，光绕射结果对于此微尘影响图按程度将降至最低。2. 无须经清洗过程而只须用空气枪吹去膜上异物即可将异物（微层）去除。
130 PELLICLE 光罩保护膜顾名思义，光罩保护膜之最大功能，即在保护光罩，使之不受外来赃污物之污染，而保持光罩之洁净；一般使用之材料为硝化织微素，而厚度较常用的有 0.28U，0.86U两种。一般而言，可将PELLICLE分为两部分：（I）FRAME：骨架部分，支持其薄膜之支架，其高度称为STAND- OFF，一般而言，愈高其能忍受PARTICLE之能力愈高，但须配合机台之设计使用，（II）FILM：透明之薄膜，其厚度之均匀度，透光率是使用时重要之参数。PELLICLE之寿命，除了人为损伤外，一般均可曝光数十万次，透光率衰减后才停用并更换。光罩PELLICLE膜 PARTICLE LENS SYSTEMWAFERPELLICLE面之成像
131 PH3 氢化磷 1.定义：一种半导体工业之气体，经灯丝加热供给能量后，可分解成P4，PH4、PH2（及H4）。通常31P4最大。可由质谱谱场分析出来，做N-type离子布植用
132 PHOTORESIST 光阻光阻为有机材料，系利用光线照射始有机物质进行光化学反应而产生分子结构变化，在使用溶剂使之显像。目前一般商用光阻主要含有二部分（1）高分子树酯（2）光活性物质，一工作原理不同可分为正，负两类：（1）正型：光活性物质为 DIAZOQUINOUE类，照光前难溶于碱液中，有抑制溶解树酯功能， 照光后产生羧酸，反有利于碱液 溶解，因此可区分曝光区与非曝光区。（2）负型：光活性物质为DIAZIDE类，照后生成及不安定之双电子自由 基，能与高分子树酯键结，而增加 分子量，选择适当溶剂便可区分曝光区与非曝光区。目前SMIC使用之正、负光阻，皆为适用于G-LINE（436NM）制程之光阻。
133 PILOT WAFER 试作芯片 Pilot Wafer为试作芯片，并非生产芯片(Prime Wafer)。在操作机器前，为了确定机器是否正常所作的试片，或机器作完维修、保养后所作的测试用芯片均称为Pilot Wafer。由于Pilot Wafer所做出来的结果将决定该批的制程条件。故处理Pilot Wafer时，所抱持的态度必须和处理Prime Wafere一样慎重。
134 PINHOLE 针孔在光阻制程所谓的针孔，就是在光阻覆盖时，光阻薄膜无法完全盖住芯片表面，而刘有细小如针孔般的缺陷，再蚀刻制程时，很可能就被蚀刻制程穿透而致芯片的报废。在以往使用负光阻制程时，由于负光阻粘稠性较大，覆盖较薄，因此容易出现针孔，固有些层次（如CONTACT）必须覆盖两次，才能避免针孔的发生。目前制程大多使用正光阻，覆盖较厚，已无针孔的问题存在，QC亦不作针孔测试。
135 PIRANHA CLEAN 过氧硫酸清洗过氧硫酸（peroxymonosulfuric acid）又称为CARO’s acid，主要由硫酸加双氧水反应声称，反应式如下：H2SO4 + H2O2 ﹤＝﹥H2SO5 + H2OH2SO5为一强氧化剂，可将有机物氧化分解为CO2 + H2O，因此在IC制程中常用来去除残留之光阻，另外对金属污染及微尘污染也有相当好的清洗效果。Piranha原意为食人鱼，在这里则是用来形容过氧硫酸与光阻之间的剧烈反应。
136 PIX 聚醯胺膜 PIX作用为缓冲护层，可保护CELL于封装时缓冲封装所造成之应力，且可隔绝α – Particle，PIX本身为一负光阻。
137 PLASMA ETCHING 电将蚀刻 1.定义：在干蚀刻技术中，一班多采用电浆蚀刻与活性离子蚀刻，通常电浆蚀刻使用较高之压力（大于200mT）及较小之RF功率，当芯片浸在电浆之中，暴露在电将之表面层原子或分子与电浆中之活性原子接触并发生反应形成气态生成物而离开晶面造成蚀刻，此类蚀刻即称之为电浆蚀刻。所谓电浆极为气体分子在一电场中被游离成离子（正、负电荷）、电子及中性基（Radical）等，在纯化学反应中，吾人取中性基为蚀刻因子，在R.I.E时，取活性离子作为中性因子。
138 PM（PREVENTIVE MAINTENANCE） 定期保养 设备正常运转期间停机，实施定期（每天、每周、每月或每季等）的设备保养。例如：检修，上油，润滑，更换消耗材等。有良好的PM才能发挥高的设备运转效率，发挥设备最高的使用率。
139 POCL3 三氯氧化磷 1.定义：一种用作N4扩散之化合物。通常以N2为“载气”（Carrier Gas），带着POCl3和O2（氧气）一起进入高温炉管，然后产生下列反应：4POCl3+3O2 2P2 O5+6Cl25 P2 O5+5Si 4P+5SiO2在反应过程中，磷沉淀于硅表面，同时硅表面亦行成一氧化层。
140 POLY SILICON 复晶硅 SILICON是IC制造的主要原料之一。通常其结构都是单晶（单一方向的晶体）。而本名词也是SILICON，只是其结构是复晶结构。及其结晶的结构是多方向的，而非单一方向。POLY SILICON通常用低压化学气相沉积的方法沉积而得。其主要用途在作MOS的闸极极单元的接连。
141 POX 聚醯胺膜含光罩功能 POX为PIX / PO Reticle Combine之略写，即PIX除具缓冲护层之作用外，同时可做PO Pattern用之光阻。PIX本身为一负光阻。
142 PREHEAT 预热 1.定义：在3190作金属溅镀时，第一个Station适用来预热芯片。2.目的：2-1使芯片在大气中吸附的气体，藉加热加速其在真空中之排除，溅镀时可以有较干净之接口。2-2芯片温度高，溅镀之金属原子可以有较高之移动率，而使表面扩散较完全，有较好的表面覆盖性。※但预热的温度有其限制，高的建度温度使得金属与硅之接触电阻升高，也使得金属突起（Hillock）变的严重，而让表面反射率变差，在金属闸产品，也发现温度不同会造成其临界电压的改变。
143 PRESSURE 压力 1. .定义：气体分子撞击反应室之器璧所产生之力量。气体分子越少、压力越低。反之气体分子越多、压力越高。·如压力<大气压力时，表示真空，其压力单位即为真空度。1大气压=1atm=760mmHg水银柱压力1Torr（扥）=1/760atm=1mmHg·如压力>大气压力时，即用单位面积所受的重量表示，如㎏/㎝2 或psi（1b（磅）/in2（吋））。一般电浆蚀刻机之压力为50millitorr～0.5Torr。一般使用之气瓶之压力约为 500psi～2000PSI。
144 REACTIVE ION ETCHING（R.I.E.） 活性离子蚀刻 1. 定义：在电浆蚀刻时，电浆里包含了活性原子、活性离子（正离子）及电子，当压力较低（小于100mT）且气体两端所加之电压购高时，活性离子即被迅速加速冲向电极上之芯片，而撞击晶面上暴露在电浆中的表层，将表层之原子击出，再与活性原子反应因而造成蚀刻，此类之蚀刻即称之为活性离子蚀刻。目前我们已有的 R.I.E蚀刻机台为8110、8130、8330等。
145 RECIPE 程序 PECIPE在字典的解释是医生的处方、厨师的食谱。在IC制程中则意指制程的程序。IC制造中各个步骤都有不同的要求：如温度要多少？某气体流量多少？反应室的压力多少？等等甚多的参数都是PECIPE内容的一部份。
146 REFLOW 回流回流是IC制造中医种特殊技术。做法是将磷或硼或两者合一，参入二氧化硅中（常用CVD方式）。之后将芯片推入高温炉管一段时间，该二氧化硅层（PSG BPSG或BSG）即会『流动』，使芯片表面变得较平坦。此即回流平坦化技术。回流取该氧化层『重新流动』之意。
147 REGISTRATION ERROR 注记差 1. 定义：IC芯片的两个层次之间，必须要正确地叠在一起，此二层次图案完全正确对准之差距，即称为Registration Error。
148 RELIABILITY 可靠性可靠性实在有很多方法来描述，但我们指针对两个观点来讨论。一般来说，可靠性就是客户对我们SMIC的产品，再他们使用一段很长的时间之后，仍能符合他们的信赖与期待。更精确的描述就是我们SMIC的产品在我们所要求的特殊环境的测试，经过一段很长的时间之后，仍能确保IC功能、函数的正常操作及称为可靠性合格产品。测试的项目很多，半总离不开电压、温度、湿度、机械应力及压力等。
149 REPEAT DEFECT 重复性缺点 1. 定义：重复性缺点系指同一芯片内每一个曝光区的相同位置均出现相同之缺点。重复性缺点仅发生于Stepper曝光之产品。重复性缺点所产生的现象可分为两种：A.光罩图案缺失：造成芯片图案缺失。B.光罩表面或Pellicle表面污染：造成重复性显影不良。重复性缺点对产品良率有很大的杀伤力，例如一个曝光区内有八个晶方，若有一个晶方图案有缺失，就会造成产品良率1/8之损失。因此重复性缺点是VLSI的头号杀手
150 RESISTIVITY 阻值 1. 定义：物理学上定义阻值（Ω，即欧姆）为R=△V/I在物体两截面上通以定电流V，量得电压降△V，则 △V/I即为这物体的阻值。但在半导体工业上，这样地易阻值并无太大实用价值。我们只关心芯片表面薄薄一层“动作区”的阻值。于是另外定义一“薄层阻值 ”，以四点针测的方法量取△V及I。Rs=△V/I（Ω/□）定义为芯片的阻值。
151 RESOLUTION 解析力 1. 定义：解析力在IC制程的对准及印刷（Align & Print）过程中站着相当重要的地位，尤其演进到VLSI后，解析力的要求就更高了。它是对光学系统（如对准机、显微镜、望远镜等）好坏的评估标准之一，现今多以法国人雷莱（Rayleigh）所制定的标准遵循之。物面上两光点经光学系统头于成像面上不会模糊到只被看成一点时，物面上两点间之最短距离。若此距离越小，则解析力越大。（通常镜面大者，即NA大者，其解析力也越大）解析力不佳时，例如对准机对焦不清时，就会造成CD控制不良，Metal 桥接，Contact瞎窗或开窗过大等。
152 RETICLE 光罩 为使IC各个线路在芯片上成形（PATTERN），则必须有规范露光及遮光区域（规范曝光成形）的赵子，此称为光罩。
153 REWORK/SCRAP/WAIVE 修改 /报废/签过修改：分ADI修改，AEI修改ADI修改：将光阻去除，重新上新光阻，已定义新的或精确的图形。AEI修改：将已沉积或氧化的厚厚或薄层去除，重新沉积或氧化。报废：芯片受污染或流程不合规范上之规定，造成芯片有无良率之可能，则停止流程不继续生产谓之。签过：当芯片流程至某步骤时，发现图形或规格不合于规范内之规定，但其影响不致使芯片达报废之程度，可由工程师签署，继续流程。
154 RUN IN/OUT 挤进/挤出 1. 定义：对准不良的一种；挤进（Run in）：不管是在水平或垂直方向，芯片中央附近对准良好，而两边图案向中央挤进。挤出（Run out）：不管是在水平或垂直方向，芯片中央附近对准良好， 而两边图案向中央挤出。
155 SCRUBBER 刷洗机 1. 在沉积或蚀刻制程之后常会有些微尘落在芯片表面，此种P/D可刷洗去除，避免对良率的伤害。2. 依照膜的性质，及机台的特性不同，通常我们有下列5种不同刷洗方式：- 去离子水冲洗- 毛刷刷洗- 高压水刷洗- 毛刷加高压水刷洗- 芯片双面刷洗
156 SAD（SOFTWARE DEFECT ANALYSIS） 缺陷分析软件将每片晶圆及芯片上的缺陷送入计算机中，利用缺陷分析软件，将缺陷分类，一便利统计及分析的工作。目前89%微缩型产品分类如下：SBIT PSG PBTL CLTT OTHTPROW HROW SROW FROW 2ROWNROW OCL1 OCL2 QCL1 QCL2HCL1 HCL2 OTCO WCL1 WCL2YSEL NCOL LCIO BLK1 BLK2BLK3 OTHR APEO RWCL目前HYDRA产品分类如下：SBIT PBCT PBTL CLTT OTHTPRW1 PRW2 PRW3 FROW 2RW12RW2 NRW1 NRW2 OCL1 OCL2QCL1 QCL2 HCL1 HCL2 WCL1WCL2 YSEL NCOL APED RWCLBLK1 BLY2 BLK3 OTHR（以上均为分类时使用之表示名称）
157 SEM（SCANNING ELECTRON MICROSCOPE） 电子显微镜 EM最常用之运作方式为发射电子束方式（EMISSIVE MODE），电子油灯丝放出，而由5~30KV之电压加速，再经过电磁透镜使电子束聚集照射至试片表面。一般使通过扫描线圈之电流同时通过相对应之阴极射线管偏折电子束，而在萤光幕上产生相似而较大之扫描动作，达到放大之作用。扫描式电子显微镜的解像能介于光学显微镜与穿透式电子显微镜之间，可用于检验固体试片，由于视野纵深长，可显示清晰三度空间像。
158 SELECTIVITY 选择性 1. 定义：两种材料，分别以相同的酸液或电浆作蚀刻，其两种蚀刻率之比值谓之。例如复晶电浆蚀刻：对复晶之蚀刻率为2000?/min对氧化层之蚀刻率为 200 ?/min则复晶对氧化层之选择性：SS=2000?/min/200 ?/min=10选择性越高表示蚀刻特性越好。一般干事实刻选择性较化学湿蚀刻为差，吾人取较高的选择性之目的即在于电浆蚀刻专心蚀刻该蚀刻之氧化层，而不会商道上层光阻或下层氧化层，以确保蚀刻之完整性。
159 SILICIDE 硅化物一般称为硅化物（Silicide），指耐火金属（Refratory Metal）之硅化物，如钛（Ti）、钨（W）、钼（Mo）等与元素硅（Si）结合而成之化合物（TiSi2、Wsi2、MoSi2）。硅化物应用在组件之目的，主要为降低金属与硅接口]、闸极或晶体管串联之阻抗，以增加组件之性能。以钛之硅化物为例。
160 SILICIDE 金属硅化物 1. 定义：Silicide通常指金属硅化物，为金属与硅之化合物。2. 目的：在微电子工业硅晶集成电路中主要用为2-1导体接触（Ohmic Contact）2-2单向能阻接触（Schottky Barrier Contact）2-3低阻闸极（Gate Electrode）2-4组件间通路（Interconnect）在VLSI（超大规模集成电路）时代中，接面深度及接口接触面积分别降至次微米及 1～2平方毫米，以往广泛应用为金属接触的Al，由于严重的川入半导体问题，在VLSI中不再适用。再加上其它技术及应用上的需求，金属硅化物在集成电路工业上日亦受到重视。由于集成电路中之金属硅化物限于近贵重（Pt，Pd、Co、Ni、…）及高温金属（Ti、W、Mo、Ta）硅化物。
161 SILICON 硅硅－SI（全文SILICON）为自然界元素之一种，意即我们所使用的硅芯片组成元素，再元素周期表中排行14，原子量28.09，以结晶状态存在（重复性单位细胞组成），每一单位细胞为由一个硅原子在中心与其它4个等为硅原子所组成之四面体（称为钻石结构）如图标中心原子以其4个外围共价电子与邻近之原子其原型或其价件之结合。硅元素之电子传导特性介于金属导体与绝缘体材料之间（故称为半导体材料），人类可经由温度之变化、能量之激发及杂质参入后改变其传导特性，再配合了适当的制程步骤，便产生许多重要的电子组件，运用在人类的日常生活中。
162 SILICON NITRIDE 氯化硅氮化硅是SixNY的学名。这种材料跟二氧化硅有甚多相似处。氮化硅通常用低压化学气相沉积法或电浆化学气相沉积法所生成。前者所得之薄膜品质较佳，通常作IC隔离氧化技术中的阻隔层，而后者品质较差，但因其沉积时温度甚低可以作IC完成主结构后的保护层。
163 SMS （SEMICODUCTOR MANUFACTURING SYSTEMS） 半导体制造系统 此SMS – 半导体制造系统为德州仪器公司（TI）为辅助半导体的生产制造而发展出的——计算机软件系统，其主要功能包含有：1） 制程变更控制2）制程数据搜集与统计图表3） 制程与操作规格制定4） 机台维护追踪5） 生产计划制定6） 线上统计报表7） 在制品操作与追踪8） 自动化系统接口
164 SOFT WARE, HARD WARE 软件 ,硬件 1. 定义：大略而言，所谓硬件可泛指像PC-BOARD，机台外壳等一些零组件；而软件一般指运用程序，指令一套完整之控制系统，可经由程序、指令之修改而修改，以人为例子，软件就好比脑中之记忆、思想，可控制整个身体各部分之动作，而硬件就好比人的手、足、眼、耳等器官；由以上之比喻，可知道软件、硬件是相辅相成，缺一不可。近来尚有一种介于Software、Hardware之间，称为Firm-Ware，他的功用，，就相当于把软件写入硬件(比如 PROM)，以加快速度，因此软、硬件间的区分也变得较不明显了。
165 S.O.G.（SPIN ON GLASS） 旋制氧化硅旋制氧化硅（Spin on Glass）是利用旋制芯片，将含有硅化物之溶液均匀地平涂与芯片上，在利用加热方式与溶剂驱离，并将固体硅化物硬化程稳定之非晶相氧化硅。其简单流程如下：旋转平涂→加热烧烤→高温硬化（~450℃）旋制氧化硅是应用在组件制造中，金属层间之平坦化（Planization）。以增加层与层之间的结合特性，避免空洞之形成及膜之剥裂。
166 S.O.J.(SMALL OUTLINE J-LEAD PACKAGE） 缩小型J形脚包装IC 因外脚弯成“J”字形，且外伸长度较一般I.C.为小儿得名。是记忆I.C.的普遍化包装形态，为配合表面粘着技术的高集积度要求而诞生。
167 SOLVENT 溶剂 1. 两种物质相互溶解成一种均匀的物质时，较少的物质被称为溶质，较多的物质被称为溶剂。例如：堂溶解于水中，变成糖水，则糖为溶质，水为溶剂，缓和的结果称为溶液。2. 溶剂分有机溶剂与无机溶剂两种： 2-1有机溶剂：分子内含有碳原子的称为有机溶剂，例如丙酮（CH3COCH3）、IPA（CH3CHOHCH3）。2-2无机溶剂：分子内不含有碳原子的称为无机溶剂，例如硫酸（H2SO4），氢氟酸（HF）3. 在FIB内所通称的溶剂，一般是只有机溶液而言。
168 SPECIFICATION（SPEC） 规范规范是公司标准化最重要的项目之一，它规定了与生产有关事项的一切细节，包括机台操作、洁净室、设备、保养、材料、工具及配件、品管、可靠性、测试…等等。IC制造流程复杂。唯有把所有事项钜细靡遗的规范清楚并确实遵照规范执行，检讨规范是否合理可行，相关规范是否有冲突，已达自主管理及全员参与标准化之目的。
169 SPICE PARAMETER SPIC参数 1. 定义：SPICE是一个分析非线性DC、非线性瞬间AC和线性AC行为的电路仿真程序。其由各种不同的半导体组件模式计算之，有DIODES、 BJT’S、JFET’S、MOSFET’S等，利用此种模式计算仿真实际半导体电路的工作情形。而使用于这些模型上的计算参数统称「SPICE参数」。目前由于公司使用之模式为HSPICE Level 2，故一般常说之SPICE参数，即指Design Rules所提供之HSPICE Level 2中MOSFET所用到的参数。
170 S.R.A（SPREADING RESISTENCE ANALYSIS） 展布电阻分析在下列一些情况，可利用S.R.A.方法来得到其Resisitivity：(1) n on n+ layer, p on p+ layer(2) n on p layer, p on n layer(3) depth profiling(4) lateral profiling(5) very small areas在测量Resistivity的方式有很多，但若要降低校正，则一定要使用到Point-Contact Probe的展布电阻。
171 SPUTTERING 溅镀溅镀乃是带能量的离子撞击物体，致使表面的原子飞散出来，附着于基板上形成薄膜之现象。当所加电流为直流时，称为直流溅镀（D.C SPUTTERING）：所加电流为射频时，称为射频贱镀(RADIO FREQUENCY SPUTTERING）。基于经济及效率观点，氩气为最常使用之气体。当氩气被快速电子碰撞时产生氩离子，此时电子数目增加并且同时受电场再加速，以便再次进行游离反应，如此不去如同雪崩（AVALANCHE）一样产生辉光放电（GLOW DIS CHARGE），氩气离子受阴极（靶材）吸引，加速碰撞靶材，将表面原子打出而吸附在基本上。由于溅镀有薄膜厚度容易控制、组织均匀、表面相当平滑等优点，因此被电子工业广泛地使用。
172 SSER（SYSTEM SOFT ERROR RATE TEST）系统暂时性失效比率测试 Soft Error为所有发挥性组件之共有特性。对DRAM而言，每记忆细胞（Memory Cell）所存电荷（charge-to-sense）存在一刻开关的接面（junction），以空乏（depleted）的状态存在。当该细胞有高能粒子源（e.g. α-particle From molding compound），使所存电荷消失或减少到无法侦测时，该细胞便暂时消失。
173 STEP COVERAGE 阶梯覆盖 STEP COVERAGE』系冷指芯片上各层次间各项薄膜、沉积材料等，当覆盖、跨越过底下层次时，由于底下层次高低起伏不一及有线条粗细变化，会造成此薄膜、沉积材料在产品部分区域（如高低起伏交界处）覆盖度会变差，此变差的程度，即为『STEP COVERAGE』一般系以厚度变化比表示： STEP COVERAGE =厚度最薄处/厚度 最厚处此比例越接近1越佳，反之越差，正常言均应达50﹪以上。
174 STEPPER 步进式对准机 1. 定义：Stepper（步进式对准机）系Stepprojection aligner 之简称。Stepper与Project aligner原理类似，只是将每片芯片分为20~60次曝光完成。Stepper使用自动对准，不但迅速、精确，且可使用计算机计算、补偿。对准方式可分为Global、Die by Die、Advanced Global Alignment，此三种方式均可补偿因芯片形变造成之对准不良（如Run in/Run out）。Stepper亦可按缩影比例，分为1X、5X、10X三种。以最常见之5X为例，光罩上一条5u之直线，曝在芯片上，仅1μ而已。
175 SURFACE STATES 表面状态 1.定义：表面状态是介在Si-SiO2接口的政电荷，也叫做Interface States。形成表面状态的原因，是作氧化步骤时Si会从表面移去而与O2反应。当氧化停止时，有些离子Si会留在靠近接口处。这些为完全键结的Si离子会沿着表面形成一条正电荷QSS。电荷大小决定于下列因素：氧化速度、后续热处理步骤及Crystal Orientation。在｛111｝表面，良好的氧化步骤下，其表面状态密度约为5×10 10 charges/㎝2（i.e.Qs s＝5×1010q）。而对于｛100｝的表面状态密度约为｛111｝表面的1/3。
176 SWR（SPECIAL WORK REQUEST） SWR为特殊工作要求单。生产线为了区划正常流程芯片和工程实验芯片，将工程师依规定申请实验的芯片批称为SWR Lot，通常SWR Lot是用来解决制程问题，或评估新机器、制程而试作的芯片。
177 TARGET 靶 一般用在金属溅镀（SPUTTERING）也就是以某种材料致造成各种形状，因此『靶』当作金属薄膜溅镀之来源。
178 TDDB（TIME DEPENDENT DIELECTRIC BREAKDOWN） 介电质层崩贵的时间依存性利用介电质崩溃时间（Time to Breakdown）TBD与外加电场（电压）的线性模型，作加速测试（Accelerated Test），对产品（介电质）寿命（Life Time）作一估算。TBD α e – β Eox ……….(1)AF = e – β (Eext – Eop) ……(2)Life Time = T-50 * AF …(3)
179 TECN(TEMPORARY ENGINEERING CHANGE NOTICE） 临时性制程变更通知 随时工程变更通知（ECN）为工程师为了广泛收集资料，或暂时解决制程问题，而做的制程变更，此一临时性的变更将注明有效期限，以利生产作业。
180 TEOS（TETRAETHYLOR THOSILICATE） 四乙基氧化硅 1. 化学式：Si (OC2 H5)4，与常温下伟业体态。2. 用途：与经化学反应后，可生成一层二氧化硅，在IC里通常被当作绝缘层使用。3. 反应方式：- 高温低压分解反应- 高温加入触某媒分解反应- 电浆促进分解反应
181 THRESHOLD VILTAGE 临界电压定义：当我们在MOS晶体管之源极（Source）和汲极（Drain）加一个固定偏压后，再开始调整闸极（Gate）对基质（Substrate）的电压，当闸极电压超过某一个值之后，源极和汲极就会产生电流而导通，则我们就称此时的闸极电压称为临界电压（Threshold Voltage）。NMOS晶体管的临界电压相对于基质为正。PMOS晶体管的临界电压相对于基质为负。一般在制程上我们会影响临界电压的因素主要有二：A闸极氧化层厚度：Gate Oxide越厚，则VT（绝对值）越高。B基质渗杂的浓度：VT值入Dose越高，则VT越高。
182 THROUGH PUT 产量 1. 定义：Through Put为单位工时之产出量，例如某机器每小时生产100片，则称其Through Put为100片/每小时。如果每天运作21小时，则每天的Through Put为2100片/天。IC工业系许多昂贵且精密的设备投资，故必须充分利用，维持生产的顺畅，发挥其最大的效能。故高的Through Put为我们评估机器设备的一项很重要的因素之一。除了设备上发挥其最大产能外，必须要配合人为的力量：如流程安排、故障排除、…等，亦即必须“人机一体 ”才能发挥生产的整体效益，达到最高的生产力。
183 TMP（TI MEMORY PROTOTYPE，TMS-X TI MEMORY STANDARD PRODUCT） TI 记忆产品样品（原型），TI内存标准产品 在TI的产品出货控制（Productor Outgoing Control）中，以Qualification（资格审定）为期里程碑：(1) Qual以前：均为TMP产品。(2) Qual以后：分为TMS-A，TMS-B，TMS-C及Special，其可靠度保证。
184 TOX 氧化层厚度 TOX系THICKNESS OF OXIDE之缩写，即一般所谓氧化层厚度。通常于氮化硅蚀刻、复晶及接触窗蚀刻完，均需作TOX之测量。藉以确认该层次蚀刻完是否有过蚀刻或蚀刻不足之现象。
185 TROUBLE SHOOTING 故障排除 1. 定义：在生产过程，因为4M ，即设备、材料、人为、方法等，造成之一切问题而阻碍生产，例如：机器当机、制程异常…等。工程人员解决以上发生的问题，使这些“障碍”消弭于无形谓之 Trouble Shooting，故障排除。
186 UNDERCUT 底切度 1. 定义：所谓“底切度”（Undercut），乃是蚀刻时的专用术语，简单的说，Undercut便是原来所定义出来的图形间偏离度的大小。对于等向性蚀刻（Isotropic Etching）Undercut较大，而对于完全非等向性蚀刻（Full Anisotropic Etching），其Undercut等于零，亦即能忠实地将原图形复制出来。
187 UNIFORMITY 均匀度 1. 定义：均匀度Uniformity是一种测量值的平均分布。藉以表示芯片内各测量点的数值或是芯片与芯片间其测量值的变化。在IC制程中，常用以表示薄膜厚度，线宽（C.D）在整片芯片内或芯片间的分布。其表示方法如下：如测量芯片内上中下左右与5点数据，5点平均值。Ｘ＝X1＋X2+X3+X4+X5/5均匀度Uniformity＝X m a x－X m 1m/2X×100﹪例如测量T0x厚度共五点分布如下：510、525、540、515、520?则均匀度＝540-510/2×522（平均值）×100﹪＝2.8﹪均匀度越小，表示各点变化越小。亦即表示芯片制程品质较佳，也是制程能力越好的表现
188 VACUUM 真空 1. 定义：真空系针对大气而言一特定空间内的部分气体被排出，其大气小于一大气压。表示真空的单位相当多，在大气的情况下，通称为一大气压，也可表示为 760torr或760mmHg或14.7psi。真空技术中将真空一压力大小分为四个区域：A粗略真空（Rough Vacuum）B中度真空（Medium Vacuum）C高真空（High Vacuum）D超高真空（Ultra- High Vacuum）2. 方法：在不同真空，气体流动的形式与传导性等均有所差异，，简略而言：在粗略真空气体的流动称之为黏滞流（Viscous Flow）。其气体分子间碰撞频繁，且运动具有方向性；在高真空或超高真空范围，气体流动称为分子流（Molecular Flow），其气体分子间碰撞较少，且少于气体与管壁碰撞的次数，气体分子运动为随意方向，不受抽气方向影响。在热导性方面：中度真空之压力范围其与压力成正比关系，粗略真空与高真空区域则无此关系。
189 VACUUM PUMP 真空帮浦凡能将特定空间内的气体去除以减低气体分子数目，造成某种程度只真空状态的机件，通称为真空帮浦。目前生产机台所使用的真空帮浦可分为抽吸式：旋片帮浦（ROTARY PUMP）、鲁是帮浦（ROOTS PUMP），活塞帮浦（PISTON PUMP）、扩散帮浦（DIFFUSION PUMP）。储气式：冷冻帮浦（CRYO PUMP）、离子帮浦（ION PUMP）。
190 VERNIER 游标尺 1. 定义：用来读取曝光制程中，本层次与前面层次之对准情形是否良好。目前公司所用之游标尺，在读取之分辨率上可分为每格0.2μ及每格0.1μ者。目前只用在步进式对准机中以得到更佳之分辨率。游标尺之设计因人而异，因此在读取时是否方便、容易，端赖设计上之是否周详。
191 VIA CONTACT 连接窗 『VIA CONTACT』连接窗，系指相同两层材质之间，如POLY（一）与POLY（二）之间，METAL（一）与METAL（二）之间欲直接相联系时，必须在制程上挖出下层（如POLY（一），METAL（一）），窗来，让上层（如POLY（二），METAL（二）能与下层相通）此窗即为连接窗，一般此做法系为节省晶方面积而设计，但因多了一层的关系，制程上会较复杂，我们DOUBLE METAL或DOUBLE POLY 制程即为一例。
192 VISCOSITY 黏度『粘度』一词专用于液体，意指当液体接受切应力时（指作用力方向与液体表面不垂直），液体就会产生变形，所以便定义『粘度』来表示液体产生变形程度的大小。粘度是可以调整的，因为液体受切应力而变形是巨观行为的表现，所以在液体完全兼容前提下，可以加入不同粘度的溶剂来调整粘度。
193 VLF（VERTICAL LAMINAR FLOW） 垂直流层 在流体的流动状态中，可分为层流（Laminar Flow）及齐流（Turbulent Flow）两种。一名叫Osborne Reynold的人利用一简易的实验将其界定，而雷诺数即为层流及齐流的界定值。一般流体流速较快者其流线（streamiline）分子易受干扰，且雷诺数大易形成齐流 ，反之，则易形成层流。（雷诺数 = 惯性力 / 粘滞力）在无尘室芯片制造场所内，其气流为稳定之层流，如此可将人员、机台等所产生之微尘带离。若为齐流，则微尘将滞留不去。因此在无尘室内机台的布置及人员的动作都以尽量不使空气流线产生齐流为原则。
194 WELL/TANK 井区 WELL即井区。在IC中的组件MOSFET（即金氧半场效晶体管），常作两型（N及P）相接的方式，即CMOS技术。此时为区分这两种不同型的MOSFET，就须先扩散两个不同型的区域于IC中。此种区域即称为WELL区。
195 WLRC（WAFER LEVEL RELIABILITY CONTROL） 晶圆层次（厂内）可靠度控制 WLRC是取代“End-of-line-reliability”的一种全新的可靠度监控方式，主要分为物性（In-line Scrap），如厚度、材料、应力、接触窗覆盖率；另有电性（成品Scrap），如TDDB，CHC EM Stress等。兹比较如下： Charactoristic 1. 回馈（Feedback）时间2. 真正原因的回馈性3. Wafer Level Qual与Design-in-Reliability的应用4. 产品报废5. 加速系数及准确性WLRC1. 快，使产品损失减到最低2. 良好，能马上找出问题所在3. 卓越4. 较多5. 高，较差End-OF-Line-Reliability1. 慢，出问题时已大量产品被影响2. 困难，因包装后产品的Data Association（资料联结性）已破坏，不易找出真正原因。3. 困难4. 少5. 低，高
196 WLQC（WAFER LEVEL QUALITY CONTROL ） 晶圆层次（厂内）品质控制先定义：客户眼中的品质：产品有问题，就是品质不良我们眼中的品质：出厂前看得到，量得到的问题，才是品质（Quality）我们眼中的可靠度：出厂前看不到，又不能直接量得到的问题，在客户手中欲发生问题，是可靠度（Reliability）所以，WLQC是针对一切厂内可直接测之（time-zero measurement），对品质有所影响的参数进行筛选及分类。对外，使出货品质分布集中、均匀（假设某可靠特性不变）。对内，回馈厂内，增进制造品质。
197 X-RAY LITHOGRAPHY X光微影技术 1. 定义：在次微米微影成像技术中，X-射线微影技术备受瞩目。由于X-射线之波长甚短（约4~10?），故可得甚佳之解析力，同时亦无干涉及绕射现象，因此可制作次微米线宽之IC图案。这种以X-射线为曝光光源之微影技术目前仍在开发中。由于X-射线穿透力甚强，，其光照图案不再是铬膜，而是一般大都为“金 ”。
198 YELLOW ROOM 黄光室 黄光室（Yellow Room）就是所有光源（照明用）均为黄色光波波长者之区域。由于IC晶方内之图案均有赖光阻剂（Photo resist）覆盖在芯片上，再经曝光，显影而定型；而此光阻剂遇光线照射，尤其是紫外线（UV）即有曝光之效果，因此在显影完毕以前之生产，均宜远离此类光源。黄光之光波较长，使光阻剂曝光之效果很低，因此乃作为显影前之照明光源。
2009年6月28日星期日
半导体知识
1. ZERO OXIDE 的作用是什么？
第一是为后序的ZERO PHOTO时做PR的隔离，防止PR直接与Si接触，造成污染。PR中所含的有机物很难清洗。第二，WAFTER MARK是用激光来打的，在Si表面引致的融渣会落在OXIDE上，不会对衬底造成损伤。第三是通过高温过程改变Si表面清洁度。
2. ZERO PHOTO的目的是什么？WAFER MARK是否用光照？
ZERO PHOTO是为了在Si上刻出精对准的图形，ASML stepper system requires a zero mark for global alignment purpose。WAFTER MARK不用光照，用LASER刻出WAFTER的刻号。
3. STI PAD OXIDE的作用是什么？厚薄会有什么影响？用什么方法生长？
NITRIDE的应力很大，直接淀积到SI上会在SI表面造成位错，所以需要一层OXIDE作为缓冲层，同时也作为NITRIDE ETCH时的STOP LAYER。如果太薄，会托不住NITRIDE,对衬底造成损伤，太厚的话在后序生长线氧时易形成鸟嘴。PAD OXIDE是用湿氧的方法生长的。
4.STI NITRIDE的作用是什么？为什么要精确它的厚度？
NITRIDE是作为STI CMP的STOP LAYER。NITRIDE的厚度要精确控制，一方面与PAD OXIDE,SiON,ARC的厚度相匹配，很好的控制exposure时的折射率,厚度为1625A时的CD control最好；另一方面与BIRD’S BEAK的形成有关。如果NITRIDE太厚，BIRD’S BEAK会减小，但是引入Si中的缺陷增加；如果加厚PAD OXIDE，可减小缺陷，但BIRD’S BEAK会增加。
5.在STI ETCH中SION的作用是什么？在整个0.18um SRAM FLOW 中SION厚度有几个？
STI ETCH之前DEP了一层SION,目的是为了降低NITRIDE的反射率，作为ARC。在整个0.18um SRAM FLOW 中SION的厚度有3个：320A,400A,600A。
6.在STI HDP前LINER-OXIDE的作用是什么？
LINER OXIDE是用热氧化的方法生长的。一方面在STI ETCH后对SI会造成损伤，生长一层LINER OXIDE可以修补沟道边缘Si表面的DAMAGE；在HDP之前修复尖角，减小接触面，同时HDP DEPOXIDE是用PLASMA,LINER OXIDE也作为HDP时的缓冲层。
7：HDP DEP原理？
A：在CVD的同时，用高密度的PLASMA轰击，防止CVD填充时洞口过早封死，产生空洞现象，因为有PLASMA轰击，所以HDP后要有RTA的步骤。
8：为什么HDP DEP后要有RTA？
A：因为HDP是用高能高密度的PLASMA轰击的，因此会有DAMAGE产生，要用RTA来消除。
9：为什么在STI CMP前要进行AR PHO 和ETCH BACK？
A：AR PHO 就是用AA PHO 的反版在HDP CVD 生长的OXIDE上形成图示形状，先用DRY方法去掉大块的OXIDE，使CMP时能将OXIDE完全去掉。
10：在STI CMP后OXIDE的表面要比NITRIDE 的低？
A：NITRIDE的硬度较大，相对来说OX的研磨速率更高，因此STI CMP 会有一定量的Dishing.
11：为什么在CMP后进行CLN？用什么药剂？
A：CMP是用化学机械的方法，产生的PARTICLE很多，所以要CLN。
使用药剂如下：
SPM+HF： H2SO4：H2O2 去除有机物质
HPM： HCL：H2O2：H2O 去除金属离子
APM： NH4OH
HF 去除自然氧化层
12：SAC OX 的作用？为什么要去除PAD OX后才长SAC OX ，而不直接用PAD OX？
A：因为经过上面一系列的PROCESS，SILICON的SURFACE会有很多DAMAGE，PAD OX 损伤也很严重，因此要去掉PAD OX后生长一层OXIDE来消除这些DAMAGE，同时SAC OX也避免PR与SI的表面直接接触，造成污染。也为下一步的IMP作阻挡层，防止离子IMP时发生穿隧效应。
13、APM，SPM，HPM的主要成分，除何种杂质；HF的作用。
APM NH4OH:H2O2:H2O=1:1:5 SC1
主要去除微颗粒，可除部分金属离子。
HPM HCL:H2O2:H2O=1:1:6 SC2
主要作用是去除金属离子。
SPM H2SO4:H2O2=4:1
主要作用是去除有机物（主要是残留光刻胶）。
HF的主要作用是去除OX。
14、WELL IMP中需要注入几次，每次IMP的位置大致怎样？
0.18UM制程中WELL IMP有三次：
WELL IMP注入的位置最深，用以调节井的浓度防止Latch-up效应。
CHANNEL IMP位置较浅，加大LDD之下部位的WELL浓度，使器件工作时该位置的耗尽层更窄，防止器件PUNCH THROUGH。
VT注入，靠近器件表面，调节器件的开启电压
15、什么是PUNCH THROUGH，为消除它有哪些手段？
PUNCH THROUGH是指器件的S、D因为耗尽区相接而发生的穿通现象。S、D对于SUB有各自的耗尽区。当器件尺寸较小时，只要二者对衬底的偏压条件满足，就可能发生PUNCH THROUGH效应。这样，不论GATE有无开启都会有PUNCH THROUGH产生的电流流过S、D。
在制程中，采用POCKET和CHANNEL IMP来加大容易发生PUNCH THROUGH位置的SUB浓度，从而减小器件工作时在该处产生的耗尽层宽度以达到避免PUNCH THROUGH发生的效果。
16、为什么要进行DUAL GATE OX，该OX制程如何？GATE OX ETCH方式怎样？
在工艺中，为了满足不同的开启电压要求设计了两样GATE OX。工作电压为3.3V（外围）的需要GATE OX的较之 1.8V为厚。
SAC OXIDE REMOVE
GATE1 OX 生长50AOX
DUAL GATE OXIDE PHOTO
GATE OXIDE ETCH/CRS 将1.8V器件处的GOX去掉
GATE2 OX
POLY DEPOSITION
在DUAL GATE OXIDE PHOTO之后的ETCH要去除1.8V的GATE OX1，然后两边（3.3V、1.8V）同时生长OX，形成70A、32A的DUAL GATE结构。
17、为什么用UNDOPE的多晶?
掺杂POLY（一般指N型）在CMOS工艺中会对PMOS的VT有较大影响，而UNDOPE的掺杂可以由后面的S、D的IMP来完成，容易控制。
18解释HOT CARRIER EFFECT，说明LDD的作用。
当MOSFET通道长度缩小时，若工作电压没有适当的缩小，通道内的电场会增大，靠近电极处最大，以至于电子在此区域获得足够的能量，经过撞击游离作用，产生电子-空穴对。这些电子空穴对有的穿过氧化层形成门极电流，有的留在氧化层内影响开启电压。同时也使得表面的迁移率降低。
LDD的轻掺杂使横向电场强度减小，热载流子效应被降低。
19．为什么PLH、NLH无pocket IMP？
在0.18μm LOGIC DUAL GATE 制程中，GATE1是0.35μm，其尺寸较宽，其下面的沟道也较宽，也就不会产生p-th现象，所以不需要进行pocket IMP来进行调整。
20．Nitride spacer 的特点？为什么要做成这种结构？若是O-N结构会有什么影响？Nitride spacer是怎样Etch的？
先用热氧化法于700℃下生长一层150?左右的lining TEOS作为的ETCH NITRIDE 的 STOP LAYER，也作为Nitride的缓冲层，减少Nitride对Si的应力。然后再deposition一层SIN（300?左右），这是主要的，但不能太厚，太厚会对下层Lining TEOS Structure造成损伤，即Lining TEOS 会支撑不住。
但是Spacer又要求有一定的厚度，所以在Nitride的上面还要在Dep一层TEOS（1000?±100?），这样就形成了O-N-O结构。
Spacer etch时先干刻到Lining TEOS上停止，再用湿刻的方法刻蚀Lining TEOS，但是并没有完全去掉，经过Oxide Striping后lining oxide 还有的50 ?作为SN+,SP+-的IMP的掩蔽层。
22.为何要将SP+-的IMP RTA Annealing推至SAB Dep之后？
主要防止Borron从Wafer表面溢出。
23.SAB的作用？
Salicide Block
首先，在不需要Salicide的地方防止产生Salicide,做电阻时。其次，ESD的保护电路上不需要做Salicide.而且SAB 有防止S/D的杂质从表面析出。
24.Salicide在两次退火过程中形成物质的特点？在Salicide形成过程中为何要两次RTA? TiN(200?)的作用。Salicide过厚或者过薄有何影响。
第一次在500℃下退火，在S/D以及Poly上面形成Co2Si,这样会把表面的Si固定住，从而防止其沿着表面流动，这样形成的Co2Si. Salicide的电阻较大，再经过一次RTA(850℃)后Co2Si→CoSi2,电阻率下降，若经过一次退火，Poly和S/D中的Si会扩散到 side wall上，从而在侧墙上也会形成CoSi2，这样就会把Poly与D,S连接起来，造成短路。
由于Co在高温时易结块，在Si&POLY表面覆盖不均匀，影响Salicide的质量表面盖一层TiN将Co固定。
Salicide过薄，电阻较高，在ETCH时O/E容易刻穿无法形成欧姆接触。过厚则可能使整个S,D都形成Salicide。
25. 在POLY ETCH 后要进行POLY Re-Oxidation 的作用？
修补ETCH 后对GOX 造成的damage.Poly ETCH 过程中要注意控制CD,并且所用药品的RECIPE 要对OX的选择比要足够大。
27．SABP-TEOS 的作用？
SABP-TEOS Sub-AtmosphericBP TEOS 好处 good gap-filling and 平坦化, trap Na+, Lower Reflow Temperature , Reflow后降低wafer 表面的高度差,结构变得比较致密。
28．为什么在SABP-TEOS上要DEP 一层PETEOS.?
The main purpose is for CMP,BPSG的研磨速率慢，BPSG的硬度过小在后一步的CMP时容易造成划伤，加上一层PETEOS减小划伤。
29．CONTACT GLUE LAYER 各层的生长方式及主要作用？
GLUE LAYER 层为Ti/TiN ,Ti使用IMP的方法生长，用来作为Dielectric-layer与W之间的Glue layer。Ti的粘连性好，TiN作为阻挡层，防止上下层材料的交互扩散，而且Ti与WF6反应会发生爆炸。
30 the function of silicide annealing after contact glue layer dep?
使Ti转化为silicide 减小阻值，增加粘连性，并且修补损伤。
31．为什么要用W-PLUG?
在传统的溅射工艺中，铝的淀积容易出现阶梯覆盖不良的问题，因此不适合用于较高集成度的VLSI的生产中。相对来说W的熔点高，而且相对其他高熔点金属导电性好，且用CVD法制作的W的阶梯覆盖能力强。
32．MATAL LAYER 的三明治结构如何？各层作用如何？金属电迁移的影响？减小方法？
结构为Ti/TiN/AlCu/Ti/TiN 第一层Ti作为粘接层，TiN作为夹层防止上下层的材料交互扩散防止Al的电迁移 第二层Ti根据实际工艺需要决定其存在与否，TiN除具有防止电迁移的作用外还作为VIA蚀刻的STOP LAYER。Al在大电流密度下容易产生金属离子电迁移的现象，使某些铝条形成空洞甚至断开，而在铝层的另一些区域生长晶须，导致电极短路。减小方法在上下加上BARRIER LAYER,在Al中加入Cu.
33。IMD 与 ILD 有什么不同，WHY?
ILD的结构为SION/SABP-TEOS/PETEOS,IMD的结构为HDP TEOS/PETEOS SION 的作用为CONTACT ETCH 的STOP LAYER 在ILD 中不用HDPTEOS 是因为ILD
离器件的表面太近容易产生损伤。
34．在VIA GLUE LAYER 生长之前 ETCH 130A 的作用？
去掉底面金属表层的NATIVE OX.
35．METAL 6 AlCu DEPTH 为什么要变厚？
因为上层的电流比较大，到了下面的金属层电流由于分流作用会减小。
36．PASSIVATION 中PE-SION 和PE-SIN 的作用？
由于SIN的应力较大，所以加一层PE-SION 作为PAD.SIN 作为钝化层，对H2O与Na的强烈阻挡作用，可实现SiO2无法掩蔽Al, Ga,In等杂质的扩散。
37．SN+/SP+ IMP 为什么要进行两次？
两次注入的能量和剂量都不同，降低S/D与WELL之间浓度梯度，减小leakage.
38．LPCVD和PECVD的SiN的不同？
LPCVD 淀积的SiN有很大的应力不宜过厚，PECVD SIN 应力不会太大 厚度可以做的大些PECVD NIT 的结构要疏松一些。
39、KV PHOTO 的作用是什么，其具体在FLOW的什么位置？
答：KV PHOTO 的位置在形成STI后，去掉STI PAD OXIDE 后做KV PHOTO的 。其目的是刻掉SCRUBE LANE(划片槽)上的沾污和不透光的物质，以便在后面作ALIGNMENT对准处理。If the alignment mark can be seen easily,this process will be remove.
40、GAIE OXIDE 是用什么方式生长的？为什么？
答：GATE OXIDE是先用湿氧氧化，然后用DRY OXIDE的方式形成的。DRY OXIDE 生长的氧化物结构、质地、均匀性均比WET OXIDE好，但用WET OXIDE 形成的氧化物的TDBB比较长。TDBB即TIME DEPENDENT DIELECTRIC BREAKDOWN，其是用于评估氧化物寿命的参数。
41、N+ IMPLANT之后作ANNEAL处理，而P+ IMPLANT在淀积SAB后才做ANNEAL，什么原因？试问两者是否可以调换顺序？
答：P+ IMPLANT的ANNEAL 在SAB形成之后，目的是用SAB掩盖于表面以避免BORON在高温情况下溢出表面。两者的顺序不可调整，因为N+ IMPLANT注入的是P或AS，质量重，比较稳定。将其IMPLANT放在前面，进行了两次退火，杂质的再分布比较小。相反P+ IMPLANT只作一次退火。
42、形成SALICIDE的工艺中，SELECTIVE ETCH的作用是什么，刻掉的是什么物质？用什么化学药品？
答：在这里的SELECTIVE ETCH刻掉的是CO & TIN,以避免在其后的高温退火时造成短路。注意由于SAB对器件大小及性能没有影响，并没有被刻掉。这里ETCH所用的化学药品是M2，其成分是--- H3PO4：HNO3：CH3COOH=70：2：12（75℃）。
43、在形成CONTUCT W PLUG 后作一步ALLOY处理，请问有什么作用？在形成PASSIVATIAN后的作ALLOY又是什么目的？
答：第一次的ALLOY的条件是在450℃（90min）。其作用是修复在前道工艺中刻蚀等处理可能造成的损伤。由于形成CONTUCT时接近器件表面，要求比较高。第二次退火的作用相同。因为在后面的工艺距离器件表面比较远，所以在形成PASSIVATIAN后一步ALLOY即可。
44、在形成W PLUG 的GLUE LAYER时是用什么方法淀积TI？
答：0.18的制程的VIA的DESIGN RULE 比较高，为了使TI与IMD接触良好，在淀积TI时，要求TI陡直地附在VIA侧壁及良好的底部覆盖。这里用离子化金属电浆（IMP）工艺淀积。其优点是可以获得较低且均匀分布的电阻值，同时在淀积较小的厚度下仍可达到所需的底部覆盖，从而减少淀积时间，提高产能率。
45、在HDP PASSIVATIAN PHOTO 前为何没有CMP步骤？
答：若不作CMP 处理，PASSIVAON表面将不平整，在其后的PHOTO时，将影响PHOTO的对准。由于对BOND PAD 外接引线不要求很高，所以由PHOTO时的偏差在这里不予考虑。
第一是为后序的ZERO PHOTO时做PR的隔离，防止PR直接与Si接触，造成污染。PR中所含的有机物很难清洗。第二，WAFTER MARK是用激光来打的，在Si表面引致的融渣会落在OXIDE上，不会对衬底造成损伤。第三是通过高温过程改变Si表面清洁度。
2. ZERO PHOTO的目的是什么？WAFER MARK是否用光照？
ZERO PHOTO是为了在Si上刻出精对准的图形，ASML stepper system requires a zero mark for global alignment purpose。WAFTER MARK不用光照，用LASER刻出WAFTER的刻号。
3. STI PAD OXIDE的作用是什么？厚薄会有什么影响？用什么方法生长？
NITRIDE的应力很大，直接淀积到SI上会在SI表面造成位错，所以需要一层OXIDE作为缓冲层，同时也作为NITRIDE ETCH时的STOP LAYER。如果太薄，会托不住NITRIDE,对衬底造成损伤，太厚的话在后序生长线氧时易形成鸟嘴。PAD OXIDE是用湿氧的方法生长的。
4.STI NITRIDE的作用是什么？为什么要精确它的厚度？
NITRIDE是作为STI CMP的STOP LAYER。NITRIDE的厚度要精确控制，一方面与PAD OXIDE,SiON,ARC的厚度相匹配，很好的控制exposure时的折射率,厚度为1625A时的CD control最好；另一方面与BIRD’S BEAK的形成有关。如果NITRIDE太厚，BIRD’S BEAK会减小，但是引入Si中的缺陷增加；如果加厚PAD OXIDE，可减小缺陷，但BIRD’S BEAK会增加。
5.在STI ETCH中SION的作用是什么？在整个0.18um SRAM FLOW 中SION厚度有几个？
STI ETCH之前DEP了一层SION,目的是为了降低NITRIDE的反射率，作为ARC。在整个0.18um SRAM FLOW 中SION的厚度有3个：320A,400A,600A。
6.在STI HDP前LINER-OXIDE的作用是什么？
LINER OXIDE是用热氧化的方法生长的。一方面在STI ETCH后对SI会造成损伤，生长一层LINER OXIDE可以修补沟道边缘Si表面的DAMAGE；在HDP之前修复尖角，减小接触面，同时HDP DEPOXIDE是用PLASMA,LINER OXIDE也作为HDP时的缓冲层。
7：HDP DEP原理？
A：在CVD的同时，用高密度的PLASMA轰击，防止CVD填充时洞口过早封死，产生空洞现象，因为有PLASMA轰击，所以HDP后要有RTA的步骤。
8：为什么HDP DEP后要有RTA？
A：因为HDP是用高能高密度的PLASMA轰击的，因此会有DAMAGE产生，要用RTA来消除。
9：为什么在STI CMP前要进行AR PHO 和ETCH BACK？
A：AR PHO 就是用AA PHO 的反版在HDP CVD 生长的OXIDE上形成图示形状，先用DRY方法去掉大块的OXIDE，使CMP时能将OXIDE完全去掉。
10：在STI CMP后OXIDE的表面要比NITRIDE 的低？
A：NITRIDE的硬度较大，相对来说OX的研磨速率更高，因此STI CMP 会有一定量的Dishing.
11：为什么在CMP后进行CLN？用什么药剂？
A：CMP是用化学机械的方法，产生的PARTICLE很多，所以要CLN。
使用药剂如下：
SPM+HF： H2SO4：H2O2 去除有机物质
HPM： HCL：H2O2：H2O 去除金属离子
APM： NH4OH
HF 去除自然氧化层
12：SAC OX 的作用？为什么要去除PAD OX后才长SAC OX ，而不直接用PAD OX？
A：因为经过上面一系列的PROCESS，SILICON的SURFACE会有很多DAMAGE，PAD OX 损伤也很严重，因此要去掉PAD OX后生长一层OXIDE来消除这些DAMAGE，同时SAC OX也避免PR与SI的表面直接接触，造成污染。也为下一步的IMP作阻挡层，防止离子IMP时发生穿隧效应。
13、APM，SPM，HPM的主要成分，除何种杂质；HF的作用。
APM NH4OH:H2O2:H2O=1:1:5 SC1
主要去除微颗粒，可除部分金属离子。
HPM HCL:H2O2:H2O=1:1:6 SC2
主要作用是去除金属离子。
SPM H2SO4:H2O2=4:1
主要作用是去除有机物（主要是残留光刻胶）。
HF的主要作用是去除OX。
14、WELL IMP中需要注入几次，每次IMP的位置大致怎样？
0.18UM制程中WELL IMP有三次：
WELL IMP注入的位置最深，用以调节井的浓度防止Latch-up效应。
CHANNEL IMP位置较浅，加大LDD之下部位的WELL浓度，使器件工作时该位置的耗尽层更窄，防止器件PUNCH THROUGH。
VT注入，靠近器件表面，调节器件的开启电压
15、什么是PUNCH THROUGH，为消除它有哪些手段？
PUNCH THROUGH是指器件的S、D因为耗尽区相接而发生的穿通现象。S、D对于SUB有各自的耗尽区。当器件尺寸较小时，只要二者对衬底的偏压条件满足，就可能发生PUNCH THROUGH效应。这样，不论GATE有无开启都会有PUNCH THROUGH产生的电流流过S、D。
在制程中，采用POCKET和CHANNEL IMP来加大容易发生PUNCH THROUGH位置的SUB浓度，从而减小器件工作时在该处产生的耗尽层宽度以达到避免PUNCH THROUGH发生的效果。
16、为什么要进行DUAL GATE OX，该OX制程如何？GATE OX ETCH方式怎样？
在工艺中，为了满足不同的开启电压要求设计了两样GATE OX。工作电压为3.3V（外围）的需要GATE OX的较之 1.8V为厚。
SAC OXIDE REMOVE
GATE1 OX 生长50AOX
DUAL GATE OXIDE PHOTO
GATE OXIDE ETCH/CRS 将1.8V器件处的GOX去掉
GATE2 OX
POLY DEPOSITION
在DUAL GATE OXIDE PHOTO之后的ETCH要去除1.8V的GATE OX1，然后两边（3.3V、1.8V）同时生长OX，形成70A、32A的DUAL GATE结构。
17、为什么用UNDOPE的多晶?
掺杂POLY（一般指N型）在CMOS工艺中会对PMOS的VT有较大影响，而UNDOPE的掺杂可以由后面的S、D的IMP来完成，容易控制。
18解释HOT CARRIER EFFECT，说明LDD的作用。
当MOSFET通道长度缩小时，若工作电压没有适当的缩小，通道内的电场会增大，靠近电极处最大，以至于电子在此区域获得足够的能量，经过撞击游离作用，产生电子-空穴对。这些电子空穴对有的穿过氧化层形成门极电流，有的留在氧化层内影响开启电压。同时也使得表面的迁移率降低。
LDD的轻掺杂使横向电场强度减小，热载流子效应被降低。
19．为什么PLH、NLH无pocket IMP？
在0.18μm LOGIC DUAL GATE 制程中，GATE1是0.35μm，其尺寸较宽，其下面的沟道也较宽，也就不会产生p-th现象，所以不需要进行pocket IMP来进行调整。
20．Nitride spacer 的特点？为什么要做成这种结构？若是O-N结构会有什么影响？Nitride spacer是怎样Etch的？
先用热氧化法于700℃下生长一层150?左右的lining TEOS作为的ETCH NITRIDE 的 STOP LAYER，也作为Nitride的缓冲层，减少Nitride对Si的应力。然后再deposition一层SIN（300?左右），这是主要的，但不能太厚，太厚会对下层Lining TEOS Structure造成损伤，即Lining TEOS 会支撑不住。
但是Spacer又要求有一定的厚度，所以在Nitride的上面还要在Dep一层TEOS（1000?±100?），这样就形成了O-N-O结构。
Spacer etch时先干刻到Lining TEOS上停止，再用湿刻的方法刻蚀Lining TEOS，但是并没有完全去掉，经过Oxide Striping后lining oxide 还有的50 ?作为SN+,SP+-的IMP的掩蔽层。
22.为何要将SP+-的IMP RTA Annealing推至SAB Dep之后？
主要防止Borron从Wafer表面溢出。
23.SAB的作用？
Salicide Block
首先，在不需要Salicide的地方防止产生Salicide,做电阻时。其次，ESD的保护电路上不需要做Salicide.而且SAB 有防止S/D的杂质从表面析出。
24.Salicide在两次退火过程中形成物质的特点？在Salicide形成过程中为何要两次RTA? TiN(200?)的作用。Salicide过厚或者过薄有何影响。
第一次在500℃下退火，在S/D以及Poly上面形成Co2Si,这样会把表面的Si固定住，从而防止其沿着表面流动，这样形成的Co2Si. Salicide的电阻较大，再经过一次RTA(850℃)后Co2Si→CoSi2,电阻率下降，若经过一次退火，Poly和S/D中的Si会扩散到 side wall上，从而在侧墙上也会形成CoSi2，这样就会把Poly与D,S连接起来，造成短路。
由于Co在高温时易结块，在Si&POLY表面覆盖不均匀，影响Salicide的质量表面盖一层TiN将Co固定。
Salicide过薄，电阻较高，在ETCH时O/E容易刻穿无法形成欧姆接触。过厚则可能使整个S,D都形成Salicide。
25. 在POLY ETCH 后要进行POLY Re-Oxidation 的作用？
修补ETCH 后对GOX 造成的damage.Poly ETCH 过程中要注意控制CD,并且所用药品的RECIPE 要对OX的选择比要足够大。
27．SABP-TEOS 的作用？
SABP-TEOS Sub-AtmosphericBP TEOS 好处 good gap-filling and 平坦化, trap Na+, Lower Reflow Temperature , Reflow后降低wafer 表面的高度差,结构变得比较致密。
28．为什么在SABP-TEOS上要DEP 一层PETEOS.?
The main purpose is for CMP,BPSG的研磨速率慢，BPSG的硬度过小在后一步的CMP时容易造成划伤，加上一层PETEOS减小划伤。
29．CONTACT GLUE LAYER 各层的生长方式及主要作用？
GLUE LAYER 层为Ti/TiN ,Ti使用IMP的方法生长，用来作为Dielectric-layer与W之间的Glue layer。Ti的粘连性好，TiN作为阻挡层，防止上下层材料的交互扩散，而且Ti与WF6反应会发生爆炸。
30 the function of silicide annealing after contact glue layer dep?
使Ti转化为silicide 减小阻值，增加粘连性，并且修补损伤。
31．为什么要用W-PLUG?
在传统的溅射工艺中，铝的淀积容易出现阶梯覆盖不良的问题，因此不适合用于较高集成度的VLSI的生产中。相对来说W的熔点高，而且相对其他高熔点金属导电性好，且用CVD法制作的W的阶梯覆盖能力强。
32．MATAL LAYER 的三明治结构如何？各层作用如何？金属电迁移的影响？减小方法？
结构为Ti/TiN/AlCu/Ti/TiN 第一层Ti作为粘接层，TiN作为夹层防止上下层的材料交互扩散防止Al的电迁移 第二层Ti根据实际工艺需要决定其存在与否，TiN除具有防止电迁移的作用外还作为VIA蚀刻的STOP LAYER。Al在大电流密度下容易产生金属离子电迁移的现象，使某些铝条形成空洞甚至断开，而在铝层的另一些区域生长晶须，导致电极短路。减小方法在上下加上BARRIER LAYER,在Al中加入Cu.
33。IMD 与 ILD 有什么不同，WHY?
ILD的结构为SION/SABP-TEOS/PETEOS,IMD的结构为HDP TEOS/PETEOS SION 的作用为CONTACT ETCH 的STOP LAYER 在ILD 中不用HDPTEOS 是因为ILD
离器件的表面太近容易产生损伤。
34．在VIA GLUE LAYER 生长之前 ETCH 130A 的作用？
去掉底面金属表层的NATIVE OX.
35．METAL 6 AlCu DEPTH 为什么要变厚？
因为上层的电流比较大，到了下面的金属层电流由于分流作用会减小。
36．PASSIVATION 中PE-SION 和PE-SIN 的作用？
由于SIN的应力较大，所以加一层PE-SION 作为PAD.SIN 作为钝化层，对H2O与Na的强烈阻挡作用，可实现SiO2无法掩蔽Al, Ga,In等杂质的扩散。
37．SN+/SP+ IMP 为什么要进行两次？
两次注入的能量和剂量都不同，降低S/D与WELL之间浓度梯度，减小leakage.
38．LPCVD和PECVD的SiN的不同？
LPCVD 淀积的SiN有很大的应力不宜过厚，PECVD SIN 应力不会太大 厚度可以做的大些PECVD NIT 的结构要疏松一些。
39、KV PHOTO 的作用是什么，其具体在FLOW的什么位置？
答：KV PHOTO 的位置在形成STI后，去掉STI PAD OXIDE 后做KV PHOTO的 。其目的是刻掉SCRUBE LANE(划片槽)上的沾污和不透光的物质，以便在后面作ALIGNMENT对准处理。If the alignment mark can be seen easily,this process will be remove.
40、GAIE OXIDE 是用什么方式生长的？为什么？
答：GATE OXIDE是先用湿氧氧化，然后用DRY OXIDE的方式形成的。DRY OXIDE 生长的氧化物结构、质地、均匀性均比WET OXIDE好，但用WET OXIDE 形成的氧化物的TDBB比较长。TDBB即TIME DEPENDENT DIELECTRIC BREAKDOWN，其是用于评估氧化物寿命的参数。
41、N+ IMPLANT之后作ANNEAL处理，而P+ IMPLANT在淀积SAB后才做ANNEAL，什么原因？试问两者是否可以调换顺序？
答：P+ IMPLANT的ANNEAL 在SAB形成之后，目的是用SAB掩盖于表面以避免BORON在高温情况下溢出表面。两者的顺序不可调整，因为N+ IMPLANT注入的是P或AS，质量重，比较稳定。将其IMPLANT放在前面，进行了两次退火，杂质的再分布比较小。相反P+ IMPLANT只作一次退火。
42、形成SALICIDE的工艺中，SELECTIVE ETCH的作用是什么，刻掉的是什么物质？用什么化学药品？
答：在这里的SELECTIVE ETCH刻掉的是CO & TIN,以避免在其后的高温退火时造成短路。注意由于SAB对器件大小及性能没有影响，并没有被刻掉。这里ETCH所用的化学药品是M2，其成分是--- H3PO4：HNO3：CH3COOH=70：2：12（75℃）。
43、在形成CONTUCT W PLUG 后作一步ALLOY处理，请问有什么作用？在形成PASSIVATIAN后的作ALLOY又是什么目的？
答：第一次的ALLOY的条件是在450℃（90min）。其作用是修复在前道工艺中刻蚀等处理可能造成的损伤。由于形成CONTUCT时接近器件表面，要求比较高。第二次退火的作用相同。因为在后面的工艺距离器件表面比较远，所以在形成PASSIVATIAN后一步ALLOY即可。
44、在形成W PLUG 的GLUE LAYER时是用什么方法淀积TI？
答：0.18的制程的VIA的DESIGN RULE 比较高，为了使TI与IMD接触良好，在淀积TI时，要求TI陡直地附在VIA侧壁及良好的底部覆盖。这里用离子化金属电浆（IMP）工艺淀积。其优点是可以获得较低且均匀分布的电阻值，同时在淀积较小的厚度下仍可达到所需的底部覆盖，从而减少淀积时间，提高产能率。
45、在HDP PASSIVATIAN PHOTO 前为何没有CMP步骤？
答：若不作CMP 处理，PASSIVAON表面将不平整，在其后的PHOTO时，将影响PHOTO的对准。由于对BOND PAD 外接引线不要求很高，所以由PHOTO时的偏差在这里不予考虑。
2009年6月17日星期三
说一说手机设计行业的故事（转载）
独立设计公司（Independent Design House），是产业链的中端，提供方案设计。其上游是平台提供商（Platform Vendor），其下游是品牌客户与渠道商（Channel）。品牌客户做自有品牌的手机，一部分是有研发设计团队的如ZTE、联想、夏新、TCL、 Bird，另一部分是没有设计实力只提供贴牌服务如CECT，中天，天语（天宇）、侨兴，有些品牌商既提供贴牌也同时有自己独立的研发团队。但一般说来，一些品牌商自有的研发由于受到公司整体经营策略与制度的制约，灵活性与市场反应力不都不如IDH。
先说一下什么是贴牌，就是IDH做了整机，如果想要做正规在商场卖的，就需要过信产部的入网认证。这个认证需要过一系列的测试。在中国就是CTA，在北美就是FTA。CTA包括3个部门4个认证，计量中心：MTNet与EMC，无委：SRMC，泰尔实验室：CTTL。这些都过了然后申请入网审批程序。而所谓的贴牌服务商与以上这些机构关系都非常好，可以形象地把他们比喻为入网中介，也就是提供IDH与检测部门之间的桥梁，完成一系列的认证手续，而IDH只要付中介费就好了，每台手机抽一部分利润作为牌照使用费。
除了贴牌，也可以不需要入网，做黑机。中国比较混乱，运营商并没有把SIM卡与机器绑定锁卡，没有入网许可也无所谓。在一些二级市场，是无牌机与黑机的天下。这里国产手机业全仰仗了渠道商发扬光大。近年来这些渠道商更伸展触角到东南亚，中东，东欧，南美，非洲。
在手机牌照限制准入制的年代，这些没有研发实力的帖牌商赚得来哈扑塌扑，而市场上也被搅得一塌糊涂。当年一个CECT每年上市几十上百款，光靠贴牌使用费就赚大发了。在手机牌照放开之后，又出现了一批原来做黑手机的IDH从良并创造自己独立的品牌，但实际上最后还是过渡到贴牌，因为IDH一旦转型做品牌，那就等于自我暴光。做品牌其根基稳固与后台的强硬不是谁都可以上的。
正规军是国产手机8强：华为，ZTE，联想，UTStarCom，Bird，厦新，TCL，国虹。
到一家IDH，最先看到的是大堂（Lobby）。大堂里面有什么呢？最主要的应该就是前台（Front Desk）了，前台后面站的通常是漂亮的小姐和威武的先生（这么说是不是有点肉麻，嘿嘿），职务么就是Reception与Security Assurance。接待负责来访登记，快递收发，门禁记录，安排会议室等。保安要么巡视要么战立在旁边平时看起来好象不忙，碰到可疑人物就上去盘查遇到无关的推销就阻止进入，平时还有监视员工的出入携带物品保证财产与信息安全。保安有时候看人喜欢瞄来瞄去，没关系这是他们的职业习惯。不论IDH的内部员工还是其他公司的访客，最好与Reception、Security Assurance保持友好的态度，这个一定有好处的，呵呵。一般Lobby里面有沙发供来访者稍坐。Lobby进去就是会议室（Meeting Room），给供应商接见拜访用。见过最豪华最有气势的Lobby是ZTE，而Longcheer的Meeting Room占了一层也是非常夸张。如果说大堂的豪华程度代表了公司的内在整体实力的话，那前台接待的姿色也反映了公司的外部形象。
做sales-man的朋友一定很喜欢比较每家IDH的前台小姐，哈哈。在Lobby到公司working area之间有门，这个门只允许内部员工出入，有门禁权限。访客进入需要填写登记表领取访客挂牌/胸牌并由内部员工带领下方可进入。在ZTE，华为，TechFaith还会检查Notebook，把USB口封住并把移动存储设备临时交给前台才可以进入。我在想这种制度的可行性是否有用，通常资料的泄露并不是在外部而很多都是中高级管理层自己，另一方面带设备进入都是供应商的FAE帮助Debug,Trouble-Shooting来的，你把他们USB口封了还怎么做开发？到最后这个制度还是要找某个领导特批，浪费时间浪费流程。在中国行业模仿力如此强的环境下，防是防不住的，关键是靠矛的锐利而不是盾的坚固。工作区里面与一些IT公司没什么两样，小八辣子就坐在外面，部门之间很容易区分。女生多的地方就是HR，一般神情憔悴的是RD，sales都不常在位子上，总经理一个房间，财务部一个房间。隐蔽的地方有摄象头。说个比较有趣的事情，有的IDH，会议室也有探头。有些女销售在会议室没人的时候会整理衣着，甚至夏天穿低胸露出Bra的服装。这可便宜了那帮MIS的小子，他们就趴在监视器上评点各种胸形。
接下来说说IDH的组织架构
以下模式按照目前最常见的有外部投资资本的IDH来说明
IDH的老大是总经理（GM）或者CEO，总经理下面是副总（DGM），副总通常是资方派来的，所以有些IDH里面GM看到DGM也要礼让三分。不过副总通常不管事情，就是个摆设，好吃好喝高工资供着。
IDH通常还有个常务副总（RM），或者叫运营总监，他是在IDH里面是二把手。
下面就是各个总监了，通常有：
财务总监DOF或FC（管财务、成本、审计，收帐等），
销售总监DOS（管销售、市场、公关、预定等），
人事总监HRD（管人事、培训等，有的还带管安保，资讯安全），
生产总监DOM（管中试，生产，工艺），
质量总监DOQ（管质保，测试，认证，附带一个售后维修），
资源总监DSC（管采购，计划，物流，仓库）
然后是整个IDH的创意核心：
工业设计总监IDD（管产品策划，外观设计，美工），
结构总监MED（管结构设计）
硬件总监HWD（管基带，射频，PCB设计）
软件总监SWD（管驱动，人机界面设计）
以上这个级别在IDH里面通常总数不超过10人，基本就是高管了，有股份，年终分红在6位数以上
接下来就是经理级的，这是真正干活的级别，在一个规模较完善的IDH里面通常会有30个人左右属于这个阶层。
接下来就是工程师了，工程师的级别在5级以下，工程师大概有60~80人左右。
这就是一个百人规模的IDH的组织架构。RD工程师在一个IDH的升迁的难度以及成长的机会是很渺茫的，这个是由IDH的企业架构分析出来的，是不是很悲哀？
现在开始写薪资和升迁
以下的数据以某百人规模手机设计公司为例，收入为税前收入，全部按照国家要求缴纳四金和个调税，具体税后收入我就不写了。
每年如果不出意外，基本上是发16个月的薪水，还有年终奖。
员工级，覆盖范围很广，1.1k－8k都有。原则是资深的较高、先来的比后来高，RD比文员高。约占总的合同制员工数的60%~65%。
主管级，8K~10K范围。约20%。
B级经理，10K~14K范围。基本上是大部门副职经理、小部门正职经理。6~10％左右。
A级经理，14K~18K范围。基本上是大部门正职经理。5%以内。
管理层级别，范围是保密的。
在手机设计公司里面的升迁，要看运气和工种的。有些岗位升迁特别快，有些岗位则熬死还是那样。运气来了，连跳几级的大有人在。运气背的，上面压着人就是不走，你也没办法。
研发工程师就是一类熬死都没有升迁机会的工种。
好在IDH现在越开越多，缺人的地方大有所在，不用担心找不到活。
和其他行业比，IDH有其特殊性。IDH里面很多活都是技术活，不花点功夫还真不行。随便举几个例子，硬件、软件、测试、项目管理、市场。。。虽然未必都是论资排辈，但经验很重要。
在一个IDH待上半年，就可以看是不是有机会升职了，如果没有机会（比如上司不中意你，或者没有合适的岗位空缺等），就该考虑是不是要跳槽了。跳槽的话，只要满足以下一个或多个条件，就可以算成功的了：
1.级别不变但加薪
2.薪水不变但升级
3.薪水级别都不变但IDH行业排名上升
以上满足一条就够了，更何况经常是级别和薪水一起加的。所以IDH的流动性非常大。我去过一个设计公司，一年的人员流动率接近50%，就是说一年里面，差不多一半的岗位换过人了。
这个流动现象，在IDH特别明显。很多小青年一直在跳，大部分是越跳越好了，当然也有混不下去匆匆跳走的。小青年一进IDH，先作小拔拉子，忍气吞声，学点能耐。半年到一年就可以找机会跳了，一跳就是senior资深员工了。再过一年半载再跳成主管，小经理。就这么混上来了。
RD做久了会性格变得固执与自闭，社会交际能力很弱。所以技术部在一个公司内部的竞争力与重视度会随着企业的成长而慢慢变弱的。当一个设计公司资本紧张或者政治斗争严重的时候，RD就很容易成为始爱终弃的牺牲品。太直白的描述我不便说明，看的比较多了。
接下说说每个部门岗位配置：
总经理室：总经理（GM），总秘（GMS）
财务部：总账/会计（GL/Accountant），审计(IA)，工资(Payroll)，成本(Cost)，出纳（Cashier,包含应收（AR）， 应付（AP））
资源部：收货(Reciving)，仓库(Store)，采购（Purchasing），计划（Plan），物流（Logistics）
商务部：市场（Marketing），销售（Sales），客服（AM）
人力资源部：人事（HR），行政（ADM），网管（Web-Master），接待（Reception），保安（SA），司机
生产部： 生产工程师（PE）
质量部：品保（QA），检验（IQC，OQC），测试（Tester），售后维修
接下来ID，ME，HW，SW就不写了，大家都知道，圈在笼子里的猪，最好管理最没有油水工作最累责任最大人员流动率最高的岗位
企划（PS）有的公司归商务部，有的公司归ID部管，项目经理（PM）有的公司独立一个部门，有的公司归研发总监/CTO直辖。
IDH有商务用车，通常的配备是普通轿车，豪华轿车，小型面包车。
一般司机都是老司机了，十几年驾龄的很多，都在外面开得累了，找地方安稳下来。
司机的任务，主要是高管上下班和外出公干的接送、办公需要用车、客人用车。
办公需要用车就比较杂，比如销售部做sales call、管理人员外出开会或活动、设备的送修、财务部跑银行税务等，车辆配备就是有什么车开什么车，普桑、金杯、别克都有。
客人用车，一般是Passat或者别克。去机场的接机或者送机，有时候自己的车辆安排不过来，也会找出租汽车公司或者酒店定车来做。这里ADM就有油水了，当客户用车数量多就很可观了。比如客户机场到酒店，普桑，收费是500，与酒店协议分成。其实客人自己叫出租车，100-150是完全够了。不过ADM有权安排，反正是公司报销，客人也无所谓。
司机一般工资也就2k左右，平时还有点加班工资和夜班补贴，基本上到手在3k多点吧。比外面开出租车是少点，但是人轻松，工作稳定，没压力。
老司机一般外面混的时间长了，有时候陪BOSS去去夜总会什么的。在开车时候会聊很多事，比如一夜7次郎什么的，排解路途的郁闷。
IDH的BOSS与客户谈生意的地点在哪里？
公司会议室？饭店？酒店包房？NO，最常见的是K房。这个K房不是好乐迪钱柜九九红之类的量贩式KTV，里面玩的内容不说了，就谈下价格。
小房间(3-4人) 980~1200元
中房间(4-8人) 1200~1800元
大房间(8-15人) 1800~2800元
VIP房(不限人数)8888~18000元
上海的名店很多人都知道：帝豪、天上人间、金碧辉煌、金色殿堂、151会所、金色大帝、万紫千红、名门。。。
开一个房间，点一瓶酒（Chivas,黑方，杰克丹尼），一个果盘，若干零食。叫几个MM，然后BOSS开始喝酒谈生意，到醉熏熏的时候就差不多了。
然后是结帐。公主小妹 200，小姐300（不出台），妈妈桑200。如果看中小姐要外带打包就900~1500。第2天如果客户主动电话过来，就说明合作成功希望很大了。
上海夜店远不如东莞、珠海的夸张。就如同上海的IDH之于深圳的山寨厂做的手机之区别。
我虽然是做技术的，但是写点花色也是必须的，整个行业不光是RD这一块，社会世故人情对于社交与生意的合作成功也是非常重要的。希望同样做RD的眼界不要局限在电路板上，那样是没有前途的。说不定整个RD团队3个月的辛苦开发还不如K房的成功交际有作用。这一点，还是做技术的悲哀。。。
IDH是做手机的，做手机不象做其他设备，可以自己规划系统，这个不是研究所学院派搞科研，是做商品，是需要快速看到效益的。不管是哪家IDH，都有一个或多个平台合作方。
什么是手机平台？所谓平台（Platform），就是提供整体IC套片组（chipset）与软件开发工具的上游IC设计，是基于评估板（EVB）的，不是针对产品的。平台只有硬件参考电路，RF的PCB建议参考设计，软件SDK，Debug/Download/Calibration工具。
手机常用的平台：ADI、Agere、Broadcom、Freescale、Infineon、Intel、MTK、Philips、QualComm、Silicon Laboratory、Skyworks、TI、VIA、Spreadtrum
Philips已经出售他的手机平台业务与SiLab共同组建NXP，NXP的平台实际上就是SiLab的RF+Philips的Sy.Sol（Baseband）。
正所谓中国人做什么，什么就会被快速做到平民化。手机也一样。目前所有平台中，chipset cost超过10 USD的都没的混了。所以剩下的当前适合在中国市场发展的，只有MTK，Spreadtrum, Infineon,SiLab。其他平台做一个死一个。VIA虽然也是很便宜，但是目前还是停留在不成熟的小PP阶段，有些小的IDH在开发，也是一些 VC在支撑烧钱不是真正做产品的。Sunplus，海思，Coolsand还没有扶起来，估计大势已去。
现在写项目管理(Project Management).
这里我偷懒引用我在52RD上回别人的帖子的内容:
什么是 PM？PM就是要在整个项目组动工前，将要做的事情尽力策划完善，和上级无数次的开会讨论项目的目的与开发所需的内容，当全部拍板决定后，项目组再动工，否则中间环节出现问题，很难控制好开发成本，从而造成损失。如果老板在中间环节介入，必须要给他分析修改会造成的影响及成本评估，让他知道什么是牵一发动全局。再由他拍板决定是否进行修改。
项目管理文档包括以下:
1. 项目开发意向书
2. 项目计划书
3. 项目立项申请书
4. 项目启动会议纪要
5. 项目产品定义书
6. 项目人力资源分配表
7. 项目周工作计划表
8. 项目总体进度跟踪表
9. 原理图设计评审报告
10. PCB设计评审报告
如果PM能在一个项目运做过程中独立完成以上10个文档中的6份，就很专业了；独立完成全部，那就是精英。
但是很不幸，有些公司连文档都不全，1、2、3几乎没有或者很草率地定义项目，Kick Off Meeting也是口头通知化，没有形成文件约束，万一出现决策失误责任人也没法惩戒。5是PM直接甩给HW/SW/MD来做；最关键的是7、8，从这2 个文件中可以很明显地看出PM素质的高低，这个计划进度的控制是PM预测的，而从进度上可以看出PM计划安排的效率与执行力。9、10是HW来做，归档到项目经理的。
如此10个文件的约束下，没有理由会产生部门之间的扯皮与争论。项目总体进度跟踪表细化到每一天每个岗位上该做的事，当一个项目完成，可以清晰地回溯过去发生的开发流程，责任谁也逃避不了，功绩谁也不用去争，错误谁也不用去推。能做到这种程度的PM，很抱歉确实很少见！
另外，PM有一份项目运做手册当SOP来参考，这就是PM的圣经。PM需要上山下乡去加工厂、安排技术支援Team食宿、与客户方工程交接。PM要保障整个RD后勤，整个项目开发环节的通畅，把项目开发比做打仗的话，工程师是前线作战，PM就是调度运输指挥。一般PM也不可能做到这种地步。称职的ＰＭ应该有很强的业内经验，首先要定好一份合理的产品定义。其次要具有一定的权威，上可以顶住老板的无理的干涉，下可以管控ＨＷ／ＳＷ／ＭＥ的责任分配，进度安排。
先说一下什么是贴牌，就是IDH做了整机，如果想要做正规在商场卖的，就需要过信产部的入网认证。这个认证需要过一系列的测试。在中国就是CTA，在北美就是FTA。CTA包括3个部门4个认证，计量中心：MTNet与EMC，无委：SRMC，泰尔实验室：CTTL。这些都过了然后申请入网审批程序。而所谓的贴牌服务商与以上这些机构关系都非常好，可以形象地把他们比喻为入网中介，也就是提供IDH与检测部门之间的桥梁，完成一系列的认证手续，而IDH只要付中介费就好了，每台手机抽一部分利润作为牌照使用费。
除了贴牌，也可以不需要入网，做黑机。中国比较混乱，运营商并没有把SIM卡与机器绑定锁卡，没有入网许可也无所谓。在一些二级市场，是无牌机与黑机的天下。这里国产手机业全仰仗了渠道商发扬光大。近年来这些渠道商更伸展触角到东南亚，中东，东欧，南美，非洲。
在手机牌照限制准入制的年代，这些没有研发实力的帖牌商赚得来哈扑塌扑，而市场上也被搅得一塌糊涂。当年一个CECT每年上市几十上百款，光靠贴牌使用费就赚大发了。在手机牌照放开之后，又出现了一批原来做黑手机的IDH从良并创造自己独立的品牌，但实际上最后还是过渡到贴牌，因为IDH一旦转型做品牌，那就等于自我暴光。做品牌其根基稳固与后台的强硬不是谁都可以上的。
正规军是国产手机8强：华为，ZTE，联想，UTStarCom，Bird，厦新，TCL，国虹。
到一家IDH，最先看到的是大堂（Lobby）。大堂里面有什么呢？最主要的应该就是前台（Front Desk）了，前台后面站的通常是漂亮的小姐和威武的先生（这么说是不是有点肉麻，嘿嘿），职务么就是Reception与Security Assurance。接待负责来访登记，快递收发，门禁记录，安排会议室等。保安要么巡视要么战立在旁边平时看起来好象不忙，碰到可疑人物就上去盘查遇到无关的推销就阻止进入，平时还有监视员工的出入携带物品保证财产与信息安全。保安有时候看人喜欢瞄来瞄去，没关系这是他们的职业习惯。不论IDH的内部员工还是其他公司的访客，最好与Reception、Security Assurance保持友好的态度，这个一定有好处的，呵呵。一般Lobby里面有沙发供来访者稍坐。Lobby进去就是会议室（Meeting Room），给供应商接见拜访用。见过最豪华最有气势的Lobby是ZTE，而Longcheer的Meeting Room占了一层也是非常夸张。如果说大堂的豪华程度代表了公司的内在整体实力的话，那前台接待的姿色也反映了公司的外部形象。
做sales-man的朋友一定很喜欢比较每家IDH的前台小姐，哈哈。在Lobby到公司working area之间有门，这个门只允许内部员工出入，有门禁权限。访客进入需要填写登记表领取访客挂牌/胸牌并由内部员工带领下方可进入。在ZTE，华为，TechFaith还会检查Notebook，把USB口封住并把移动存储设备临时交给前台才可以进入。我在想这种制度的可行性是否有用，通常资料的泄露并不是在外部而很多都是中高级管理层自己，另一方面带设备进入都是供应商的FAE帮助Debug,Trouble-Shooting来的，你把他们USB口封了还怎么做开发？到最后这个制度还是要找某个领导特批，浪费时间浪费流程。在中国行业模仿力如此强的环境下，防是防不住的，关键是靠矛的锐利而不是盾的坚固。工作区里面与一些IT公司没什么两样，小八辣子就坐在外面，部门之间很容易区分。女生多的地方就是HR，一般神情憔悴的是RD，sales都不常在位子上，总经理一个房间，财务部一个房间。隐蔽的地方有摄象头。说个比较有趣的事情，有的IDH，会议室也有探头。有些女销售在会议室没人的时候会整理衣着，甚至夏天穿低胸露出Bra的服装。这可便宜了那帮MIS的小子，他们就趴在监视器上评点各种胸形。
接下来说说IDH的组织架构
以下模式按照目前最常见的有外部投资资本的IDH来说明
IDH的老大是总经理（GM）或者CEO，总经理下面是副总（DGM），副总通常是资方派来的，所以有些IDH里面GM看到DGM也要礼让三分。不过副总通常不管事情，就是个摆设，好吃好喝高工资供着。
IDH通常还有个常务副总（RM），或者叫运营总监，他是在IDH里面是二把手。
下面就是各个总监了，通常有：
财务总监DOF或FC（管财务、成本、审计，收帐等），
销售总监DOS（管销售、市场、公关、预定等），
人事总监HRD（管人事、培训等，有的还带管安保，资讯安全），
生产总监DOM（管中试，生产，工艺），
质量总监DOQ（管质保，测试，认证，附带一个售后维修），
资源总监DSC（管采购，计划，物流，仓库）
然后是整个IDH的创意核心：
工业设计总监IDD（管产品策划，外观设计，美工），
结构总监MED（管结构设计）
硬件总监HWD（管基带，射频，PCB设计）
软件总监SWD（管驱动，人机界面设计）
以上这个级别在IDH里面通常总数不超过10人，基本就是高管了，有股份，年终分红在6位数以上
接下来就是经理级的，这是真正干活的级别，在一个规模较完善的IDH里面通常会有30个人左右属于这个阶层。
接下来就是工程师了，工程师的级别在5级以下，工程师大概有60~80人左右。
这就是一个百人规模的IDH的组织架构。RD工程师在一个IDH的升迁的难度以及成长的机会是很渺茫的，这个是由IDH的企业架构分析出来的，是不是很悲哀？
现在开始写薪资和升迁
以下的数据以某百人规模手机设计公司为例，收入为税前收入，全部按照国家要求缴纳四金和个调税，具体税后收入我就不写了。
每年如果不出意外，基本上是发16个月的薪水，还有年终奖。
员工级，覆盖范围很广，1.1k－8k都有。原则是资深的较高、先来的比后来高，RD比文员高。约占总的合同制员工数的60%~65%。
主管级，8K~10K范围。约20%。
B级经理，10K~14K范围。基本上是大部门副职经理、小部门正职经理。6~10％左右。
A级经理，14K~18K范围。基本上是大部门正职经理。5%以内。
管理层级别，范围是保密的。
在手机设计公司里面的升迁，要看运气和工种的。有些岗位升迁特别快，有些岗位则熬死还是那样。运气来了，连跳几级的大有人在。运气背的，上面压着人就是不走，你也没办法。
研发工程师就是一类熬死都没有升迁机会的工种。
好在IDH现在越开越多，缺人的地方大有所在，不用担心找不到活。
和其他行业比，IDH有其特殊性。IDH里面很多活都是技术活，不花点功夫还真不行。随便举几个例子，硬件、软件、测试、项目管理、市场。。。虽然未必都是论资排辈，但经验很重要。
在一个IDH待上半年，就可以看是不是有机会升职了，如果没有机会（比如上司不中意你，或者没有合适的岗位空缺等），就该考虑是不是要跳槽了。跳槽的话，只要满足以下一个或多个条件，就可以算成功的了：
1.级别不变但加薪
2.薪水不变但升级
3.薪水级别都不变但IDH行业排名上升
以上满足一条就够了，更何况经常是级别和薪水一起加的。所以IDH的流动性非常大。我去过一个设计公司，一年的人员流动率接近50%，就是说一年里面，差不多一半的岗位换过人了。
这个流动现象，在IDH特别明显。很多小青年一直在跳，大部分是越跳越好了，当然也有混不下去匆匆跳走的。小青年一进IDH，先作小拔拉子，忍气吞声，学点能耐。半年到一年就可以找机会跳了，一跳就是senior资深员工了。再过一年半载再跳成主管，小经理。就这么混上来了。
RD做久了会性格变得固执与自闭，社会交际能力很弱。所以技术部在一个公司内部的竞争力与重视度会随着企业的成长而慢慢变弱的。当一个设计公司资本紧张或者政治斗争严重的时候，RD就很容易成为始爱终弃的牺牲品。太直白的描述我不便说明，看的比较多了。
接下说说每个部门岗位配置：
总经理室：总经理（GM），总秘（GMS）
财务部：总账/会计（GL/Accountant），审计(IA)，工资(Payroll)，成本(Cost)，出纳（Cashier,包含应收（AR）， 应付（AP））
资源部：收货(Reciving)，仓库(Store)，采购（Purchasing），计划（Plan），物流（Logistics）
商务部：市场（Marketing），销售（Sales），客服（AM）
人力资源部：人事（HR），行政（ADM），网管（Web-Master），接待（Reception），保安（SA），司机
生产部： 生产工程师（PE）
质量部：品保（QA），检验（IQC，OQC），测试（Tester），售后维修
接下来ID，ME，HW，SW就不写了，大家都知道，圈在笼子里的猪，最好管理最没有油水工作最累责任最大人员流动率最高的岗位
企划（PS）有的公司归商务部，有的公司归ID部管，项目经理（PM）有的公司独立一个部门，有的公司归研发总监/CTO直辖。
IDH有商务用车，通常的配备是普通轿车，豪华轿车，小型面包车。
一般司机都是老司机了，十几年驾龄的很多，都在外面开得累了，找地方安稳下来。
司机的任务，主要是高管上下班和外出公干的接送、办公需要用车、客人用车。
办公需要用车就比较杂，比如销售部做sales call、管理人员外出开会或活动、设备的送修、财务部跑银行税务等，车辆配备就是有什么车开什么车，普桑、金杯、别克都有。
客人用车，一般是Passat或者别克。去机场的接机或者送机，有时候自己的车辆安排不过来，也会找出租汽车公司或者酒店定车来做。这里ADM就有油水了，当客户用车数量多就很可观了。比如客户机场到酒店，普桑，收费是500，与酒店协议分成。其实客人自己叫出租车，100-150是完全够了。不过ADM有权安排，反正是公司报销，客人也无所谓。
司机一般工资也就2k左右，平时还有点加班工资和夜班补贴，基本上到手在3k多点吧。比外面开出租车是少点，但是人轻松，工作稳定，没压力。
老司机一般外面混的时间长了，有时候陪BOSS去去夜总会什么的。在开车时候会聊很多事，比如一夜7次郎什么的，排解路途的郁闷。
IDH的BOSS与客户谈生意的地点在哪里？
公司会议室？饭店？酒店包房？NO，最常见的是K房。这个K房不是好乐迪钱柜九九红之类的量贩式KTV，里面玩的内容不说了，就谈下价格。
小房间(3-4人) 980~1200元
中房间(4-8人) 1200~1800元
大房间(8-15人) 1800~2800元
VIP房(不限人数)8888~18000元
上海的名店很多人都知道：帝豪、天上人间、金碧辉煌、金色殿堂、151会所、金色大帝、万紫千红、名门。。。
开一个房间，点一瓶酒（Chivas,黑方，杰克丹尼），一个果盘，若干零食。叫几个MM，然后BOSS开始喝酒谈生意，到醉熏熏的时候就差不多了。
然后是结帐。公主小妹 200，小姐300（不出台），妈妈桑200。如果看中小姐要外带打包就900~1500。第2天如果客户主动电话过来，就说明合作成功希望很大了。
上海夜店远不如东莞、珠海的夸张。就如同上海的IDH之于深圳的山寨厂做的手机之区别。
我虽然是做技术的，但是写点花色也是必须的，整个行业不光是RD这一块，社会世故人情对于社交与生意的合作成功也是非常重要的。希望同样做RD的眼界不要局限在电路板上，那样是没有前途的。说不定整个RD团队3个月的辛苦开发还不如K房的成功交际有作用。这一点，还是做技术的悲哀。。。
IDH是做手机的，做手机不象做其他设备，可以自己规划系统，这个不是研究所学院派搞科研，是做商品，是需要快速看到效益的。不管是哪家IDH，都有一个或多个平台合作方。
什么是手机平台？所谓平台（Platform），就是提供整体IC套片组（chipset）与软件开发工具的上游IC设计，是基于评估板（EVB）的，不是针对产品的。平台只有硬件参考电路，RF的PCB建议参考设计，软件SDK，Debug/Download/Calibration工具。
手机常用的平台：ADI、Agere、Broadcom、Freescale、Infineon、Intel、MTK、Philips、QualComm、Silicon Laboratory、Skyworks、TI、VIA、Spreadtrum
Philips已经出售他的手机平台业务与SiLab共同组建NXP，NXP的平台实际上就是SiLab的RF+Philips的Sy.Sol（Baseband）。
正所谓中国人做什么，什么就会被快速做到平民化。手机也一样。目前所有平台中，chipset cost超过10 USD的都没的混了。所以剩下的当前适合在中国市场发展的，只有MTK，Spreadtrum, Infineon,SiLab。其他平台做一个死一个。VIA虽然也是很便宜，但是目前还是停留在不成熟的小PP阶段，有些小的IDH在开发，也是一些 VC在支撑烧钱不是真正做产品的。Sunplus，海思，Coolsand还没有扶起来，估计大势已去。
现在写项目管理(Project Management).
这里我偷懒引用我在52RD上回别人的帖子的内容:
什么是 PM？PM就是要在整个项目组动工前，将要做的事情尽力策划完善，和上级无数次的开会讨论项目的目的与开发所需的内容，当全部拍板决定后，项目组再动工，否则中间环节出现问题，很难控制好开发成本，从而造成损失。如果老板在中间环节介入，必须要给他分析修改会造成的影响及成本评估，让他知道什么是牵一发动全局。再由他拍板决定是否进行修改。
项目管理文档包括以下:
1. 项目开发意向书
2. 项目计划书
3. 项目立项申请书
4. 项目启动会议纪要
5. 项目产品定义书
6. 项目人力资源分配表
7. 项目周工作计划表
8. 项目总体进度跟踪表
9. 原理图设计评审报告
10. PCB设计评审报告
如果PM能在一个项目运做过程中独立完成以上10个文档中的6份，就很专业了；独立完成全部，那就是精英。
但是很不幸，有些公司连文档都不全，1、2、3几乎没有或者很草率地定义项目，Kick Off Meeting也是口头通知化，没有形成文件约束，万一出现决策失误责任人也没法惩戒。5是PM直接甩给HW/SW/MD来做；最关键的是7、8，从这2 个文件中可以很明显地看出PM素质的高低，这个计划进度的控制是PM预测的，而从进度上可以看出PM计划安排的效率与执行力。9、10是HW来做，归档到项目经理的。
如此10个文件的约束下，没有理由会产生部门之间的扯皮与争论。项目总体进度跟踪表细化到每一天每个岗位上该做的事，当一个项目完成，可以清晰地回溯过去发生的开发流程，责任谁也逃避不了，功绩谁也不用去争，错误谁也不用去推。能做到这种程度的PM，很抱歉确实很少见！
另外，PM有一份项目运做手册当SOP来参考，这就是PM的圣经。PM需要上山下乡去加工厂、安排技术支援Team食宿、与客户方工程交接。PM要保障整个RD后勤，整个项目开发环节的通畅，把项目开发比做打仗的话，工程师是前线作战，PM就是调度运输指挥。一般PM也不可能做到这种地步。称职的ＰＭ应该有很强的业内经验，首先要定好一份合理的产品定义。其次要具有一定的权威，上可以顶住老板的无理的干涉，下可以管控ＨＷ／ＳＷ／ＭＥ的责任分配，进度安排。
2009年6月11日星期四
让英文widows mobile (WM)显示中文。
以前买了个倚天glofiish M810手机，英文版wm6.1操作系统，经常死机，昨天在官方网站下载了最新的刷机ROM，以为可以避免死机，结果发觉没用。还害得我要重新安装各种附加软件，以前的安装方法都有些忘了。现在记录下来以备不时之需。首先是让英文windows mobile显示中文，缺省的系统没有中文字库。现在进入下面的页面下载一个文件：
http://file.piabia.com/download.php?file=3%D3%A2%CE%C4windows%20mobile(wm)%CF%D4%CA%BE%D6%D0%CE%C4.rar
里面共有3个文件：FotgottenNationsNo5.cab，sunglobe.ttf和sunglobePatch.cab。
首先把sunglobe.ttf拷贝到手机的windows目录下，然后运行sunglobePatch.cab，其实就是改一下注册表，把缺省字体改成sunglob字体。而FotgottenNationsNo5.cab运行之后，在手机的settings-system-regional settings里会有chinese选项。
最后重启手机，并在regional settings里设置为Chinese，这样手机里的中文字都可以显示，然后安装各种中文输入法就随你了。
http://file.piabia.com/download.php?file=3%D3%A2%CE%C4windows%20mobile(wm)%CF%D4%CA%BE%D6%D0%CE%C4.rar
里面共有3个文件：FotgottenNationsNo5.cab，sunglobe.ttf和sunglobePatch.cab。
首先把sunglobe.ttf拷贝到手机的windows目录下，然后运行sunglobePatch.cab，其实就是改一下注册表，把缺省字体改成sunglob字体。而FotgottenNationsNo5.cab运行之后，在手机的settings-system-regional settings里会有chinese选项。
最后重启手机，并在regional settings里设置为Chinese，这样手机里的中文字都可以显示，然后安装各种中文输入法就随你了。
2009年6月8日星期一
Multisim 9基本操作
1.1文件基本操作
1与Windows常用的文件操作一样.
2子电路创建
子电路是用户自己建立的一种单元电路。将子电路存放在用户器件库中，可以反复调用并使用子电路。利用子电路可使复杂系统的设计模块化、层次化，可增加设计电路的可读性、提高设计效率、缩短电路周期。创建子电路的工作需要以下几个步骤：选择、创建、调用、修改。子电路创建：单击Place/Replace by Subcircuit命令，在屏幕出现Subcircuit Name的对话框中输入子电路名称sub1 ，单点OK，选择电路复制到用户器件库，同时给出子电路图标，完成子电路的创建。子电路调用：单击Place/Subcircuit命令或使用Ctrl+B快捷操作，输入已创建的子电路名称sub1，即可使用该子电路。子电路修改：双击子电路模块，在出现的对话框中单击Edit Subcircuit命令，屏幕显示子电路的电路图，直接修改该电路图。子电路的输入/输出：为了能对子电路进行外部连接，需要对子电路添加输入/输出。单击Place / HB/SB Connecter命令或使用Ctrl+I快捷操作，屏幕上出现输入/输出符号，将其与子电路的输入/输出信号端进行连接。带有输入/输出符号的子电路才能与外电路连接。子电路选择：把需要创建的电路放到电子工作平台的电路窗口上，按住鼠标左键，拖动，选定电路。被选择电路的部分由周围的方框标示，完成子电路的选择。
1.2 Multisim 9电路创建
1. 选择元器件
在元器件栏中单击要选择的元器件库图标，打开该元器件库。在屏幕出现的元器件库对话框中选择所需的元器件，常用元器件库有13个：信号源库、基本元件库、二极管库、晶体管库、模拟器件库、TTL数字集成电路库、CMOS数字集成电路库、其他数字器件库、混合器件库、指示器件库、其他器件库、射频器件库、机电器件库等。
2. 选中元器件 鼠标点击元器件，可选中该元器件。
3. 元器件操作 选中元器件，单击鼠标右键，在菜单中出现下列操作命令：
1.3 Multisim 9操作界面
1.3.1 Multisim 9菜单栏
11个菜单栏包括了该软件的所有操作命令。从左至右为：File（文件）、Edit（编辑）、View（窗口）、Place（放置）、Simulate（仿真）、Transfer（文件输出）、Tools（工具）、Reports（报告）、Options（选项）、Window（窗口）和Help（帮助）。
1.3.2 Multisim9元器件栏
电源，电阻，二极管，三极管，集成电路，TTL集成电路，COMS集成电路，数字器件，混合器件库，指示器件库，其他器件库，电机类器件库，射频器件库。导线，总线。
1.3.3Multisim 仪器仪表栏
Multisim 在仪器仪表栏下提供了17个常用仪器仪表，依次为数字万用表、函数发生器、瓦特表、双通道示波器、四通道示波器、波特图仪、频率计、字信号发生器、逻辑分析仪、逻辑转换器、IV分析仪、失真度仪、频谱分析仪、网络分析仪、Agilent信号发生器、Agilent万用表、Agilent示波器。
1.4 Multisim 仪器仪表使用
1.4.1 数字万用表（Multimeter）
Multisim 提供的万用表外观和操作与实际的万用表相似，可以测电流A、电压V、电阻Ω和分贝值db，测直流或交流信号。万用表有正极和负极两个引线端 。
1.4.2 函数发生器（Function Generator）
Multisim 提供的函数发生器可以产生正弦波、三角波和矩形波，信号频率可在1Hz到999MHz范围内调整。信号的幅值以及占空比等参数也可以根据需要进行调节。信号发生器有三个引线端口：负极、正极和公共端。
1.4.3 瓦特表（Wattmeter）
Multisim 提供的瓦特表用来测量电路的交流或者直流功率，瓦特表有四个引线端口：电压正极和负极、电流正极和负极。
1.4.4 双通道示波器（Oscilloscope）
Multisim 提供的双通道示波器与实际的示波器外观和基本操作基本相同，该示波器可以观察一路或两路信号波形的形状，分析被测周期信号的幅值和频率，时间基准可在秒直至纳秒范围内调节。示波器图标有四个连接点：A通道输入、B通道输入、外触发端T和接地端G。
示波器的控制面板分为四个部分：
1. Time base（时间基准）
Scale（量程）：设置显示波形时的X轴时间基准。
X position（X轴位置）：设置X轴的起始位置。
显示方式设置有四种：Y/T方式指的是X轴显示时间，Y轴显示电压值；Add方式指的是X轴显示时间，Y轴显示A通道和B通道电压之和；A/B或B/A方式指的是X轴和Y轴都显示电压值。
2. Channel A（通道A）
Scale（量程）：通道A的Y轴电压刻度设置。
Y position（Y轴位置）：设置Y轴的起始点位置，起始点为0表明Y轴和X轴重合，起始点为正值表明Y轴原点位置向上移，否则向下移。
触发耦合方式：AC（交流耦合）、0（0耦合）或DC（直流耦合），交流耦合只显示交流分量，直流耦合显示直流和交流之和，0耦合，在Y轴设置的原点处显示一条直线。
3. Channel B（通道B）
通道B的Y轴量程、起始点、耦合方式等项内容的设置与通道A相同。
4. Tigger（触发）
触发方式主要用来设置X轴的触发信号、触发电平及边沿等。 Edge（边沿）：设置被测信号开始的边沿，设置先显示上升沿或下降沿。Level（电平）：设置触发信号的电平，使触发信号在某一电平时启动扫描。触发信号选择：Auto（自动）、通道A和通道B表明用项应的通道信号作为触发信号；ext为外触发；Sing为单脉冲触发；Nor为一般脉冲触发。
1.4.5 四通道示波器（4 Channel Oscilloscope）
四通道示波器与双通道示波器的使用方法和参数调整方式完全一样，只是多了一个通道控制器旋钮 ，当旋钮拨到某个通道位置，才能对该通道的Y轴进行调整。
1.4.6数字信号发生器（Word Generator）
数字信号发生器是一个通用的数字激励源编辑器，可以多种方式产生32位的字符串，在数字电路的测试中应用非常灵活。左侧是控制面板，右侧是字信号发生器的字符窗口。控制面板分为Controls（控制方式）、Display（显示方式）、Trigger（触发）、Frequency（频率）等几个部分。
1.4.7逻辑转换器（Logic Converter）
Multisim提供了一种虚拟仪器：逻辑转换器。实际中没有这种仪器，逻辑转换器可以在逻辑电路、真值表和逻辑表达式之间进行转换。有8路信号输入端，1路信号输出端。
6种转换功能依次是：逻辑电路转换为真值表、真值表转换为逻辑表达式、真值表转换为最简逻辑表达式、逻辑表达式转换为真值表、逻辑表达式转换为逻辑电路、逻辑表达式转换为与非门电路。
1与Windows常用的文件操作一样.
2子电路创建
子电路是用户自己建立的一种单元电路。将子电路存放在用户器件库中，可以反复调用并使用子电路。利用子电路可使复杂系统的设计模块化、层次化，可增加设计电路的可读性、提高设计效率、缩短电路周期。创建子电路的工作需要以下几个步骤：选择、创建、调用、修改。子电路创建：单击Place/Replace by Subcircuit命令，在屏幕出现Subcircuit Name的对话框中输入子电路名称sub1 ，单点OK，选择电路复制到用户器件库，同时给出子电路图标，完成子电路的创建。子电路调用：单击Place/Subcircuit命令或使用Ctrl+B快捷操作，输入已创建的子电路名称sub1，即可使用该子电路。子电路修改：双击子电路模块，在出现的对话框中单击Edit Subcircuit命令，屏幕显示子电路的电路图，直接修改该电路图。子电路的输入/输出：为了能对子电路进行外部连接，需要对子电路添加输入/输出。单击Place / HB/SB Connecter命令或使用Ctrl+I快捷操作，屏幕上出现输入/输出符号，将其与子电路的输入/输出信号端进行连接。带有输入/输出符号的子电路才能与外电路连接。子电路选择：把需要创建的电路放到电子工作平台的电路窗口上，按住鼠标左键，拖动，选定电路。被选择电路的部分由周围的方框标示，完成子电路的选择。
1.2 Multisim 9电路创建
1. 选择元器件
在元器件栏中单击要选择的元器件库图标，打开该元器件库。在屏幕出现的元器件库对话框中选择所需的元器件，常用元器件库有13个：信号源库、基本元件库、二极管库、晶体管库、模拟器件库、TTL数字集成电路库、CMOS数字集成电路库、其他数字器件库、混合器件库、指示器件库、其他器件库、射频器件库、机电器件库等。
2. 选中元器件 鼠标点击元器件，可选中该元器件。
3. 元器件操作 选中元器件，单击鼠标右键，在菜单中出现下列操作命令：
1.3 Multisim 9操作界面
1.3.1 Multisim 9菜单栏
11个菜单栏包括了该软件的所有操作命令。从左至右为：File（文件）、Edit（编辑）、View（窗口）、Place（放置）、Simulate（仿真）、Transfer（文件输出）、Tools（工具）、Reports（报告）、Options（选项）、Window（窗口）和Help（帮助）。
1.3.2 Multisim9元器件栏
电源，电阻，二极管，三极管，集成电路，TTL集成电路，COMS集成电路，数字器件，混合器件库，指示器件库，其他器件库，电机类器件库，射频器件库。导线，总线。
1.3.3Multisim 仪器仪表栏
Multisim 在仪器仪表栏下提供了17个常用仪器仪表，依次为数字万用表、函数发生器、瓦特表、双通道示波器、四通道示波器、波特图仪、频率计、字信号发生器、逻辑分析仪、逻辑转换器、IV分析仪、失真度仪、频谱分析仪、网络分析仪、Agilent信号发生器、Agilent万用表、Agilent示波器。
1.4 Multisim 仪器仪表使用
1.4.1 数字万用表（Multimeter）
Multisim 提供的万用表外观和操作与实际的万用表相似，可以测电流A、电压V、电阻Ω和分贝值db，测直流或交流信号。万用表有正极和负极两个引线端 。
1.4.2 函数发生器（Function Generator）
Multisim 提供的函数发生器可以产生正弦波、三角波和矩形波，信号频率可在1Hz到999MHz范围内调整。信号的幅值以及占空比等参数也可以根据需要进行调节。信号发生器有三个引线端口：负极、正极和公共端。
1.4.3 瓦特表（Wattmeter）
Multisim 提供的瓦特表用来测量电路的交流或者直流功率，瓦特表有四个引线端口：电压正极和负极、电流正极和负极。
1.4.4 双通道示波器（Oscilloscope）
Multisim 提供的双通道示波器与实际的示波器外观和基本操作基本相同，该示波器可以观察一路或两路信号波形的形状，分析被测周期信号的幅值和频率，时间基准可在秒直至纳秒范围内调节。示波器图标有四个连接点：A通道输入、B通道输入、外触发端T和接地端G。
示波器的控制面板分为四个部分：
1. Time base（时间基准）
Scale（量程）：设置显示波形时的X轴时间基准。
X position（X轴位置）：设置X轴的起始位置。
显示方式设置有四种：Y/T方式指的是X轴显示时间，Y轴显示电压值；Add方式指的是X轴显示时间，Y轴显示A通道和B通道电压之和；A/B或B/A方式指的是X轴和Y轴都显示电压值。
2. Channel A（通道A）
Scale（量程）：通道A的Y轴电压刻度设置。
Y position（Y轴位置）：设置Y轴的起始点位置，起始点为0表明Y轴和X轴重合，起始点为正值表明Y轴原点位置向上移，否则向下移。
触发耦合方式：AC（交流耦合）、0（0耦合）或DC（直流耦合），交流耦合只显示交流分量，直流耦合显示直流和交流之和，0耦合，在Y轴设置的原点处显示一条直线。
3. Channel B（通道B）
通道B的Y轴量程、起始点、耦合方式等项内容的设置与通道A相同。
4. Tigger（触发）
触发方式主要用来设置X轴的触发信号、触发电平及边沿等。 Edge（边沿）：设置被测信号开始的边沿，设置先显示上升沿或下降沿。Level（电平）：设置触发信号的电平，使触发信号在某一电平时启动扫描。触发信号选择：Auto（自动）、通道A和通道B表明用项应的通道信号作为触发信号；ext为外触发；Sing为单脉冲触发；Nor为一般脉冲触发。
1.4.5 四通道示波器（4 Channel Oscilloscope）
四通道示波器与双通道示波器的使用方法和参数调整方式完全一样，只是多了一个通道控制器旋钮 ，当旋钮拨到某个通道位置，才能对该通道的Y轴进行调整。
1.4.6数字信号发生器（Word Generator）
数字信号发生器是一个通用的数字激励源编辑器，可以多种方式产生32位的字符串，在数字电路的测试中应用非常灵活。左侧是控制面板，右侧是字信号发生器的字符窗口。控制面板分为Controls（控制方式）、Display（显示方式）、Trigger（触发）、Frequency（频率）等几个部分。
1.4.7逻辑转换器（Logic Converter）
Multisim提供了一种虚拟仪器：逻辑转换器。实际中没有这种仪器，逻辑转换器可以在逻辑电路、真值表和逻辑表达式之间进行转换。有8路信号输入端，1路信号输出端。
6种转换功能依次是：逻辑电路转换为真值表、真值表转换为逻辑表达式、真值表转换为最简逻辑表达式、逻辑表达式转换为真值表、逻辑表达式转换为逻辑电路、逻辑表达式转换为与非门电路。
2009年6月7日星期日
2009年6月5日星期五
Entertainment Jokes
A lady walks into the drugstore and asks the pharmacist for some arsenic.
"Ma'am, what do you want with arsenic?" "To kill my husband."
"I can't sell you arsenic to kill a person!"
The lady lays down a photo of a man and a woman in a compromising position.
The man is her husband and the woman is the pharmacist's wife.
He takes the photo, and nods. "I didn't realize you had a prescription!"
"Ma'am, what do you want with arsenic?" "To kill my husband."
"I can't sell you arsenic to kill a person!"
The lady lays down a photo of a man and a woman in a compromising position.
The man is her husband and the woman is the pharmacist's wife.
He takes the photo, and nods. "I didn't realize you had a prescription!"
订阅：
博文 (Atom)